SU807271A1 - Многофункциональный логическийМОдуль - Google Patents
Многофункциональный логическийМОдуль Download PDFInfo
- Publication number
- SU807271A1 SU807271A1 SU782677191A SU2677191A SU807271A1 SU 807271 A1 SU807271 A1 SU 807271A1 SU 782677191 A SU782677191 A SU 782677191A SU 2677191 A SU2677191 A SU 2677191A SU 807271 A1 SU807271 A1 SU 807271A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- input
- computational
- computational cell
- Prior art date
Links
Landscapes
- Image Analysis (AREA)
- Image Processing (AREA)
Description
I
Изобретение относитс к вычислительной технике и прецнааначено ал реализации всех логических формул в базисе ,V Г1 из четырех и менее букв.
Известен многофункциональный логический модуль, реализующий логические формулы, соцержащий элементы И, ИЛИ l
Недостатком его вл етс больша сложность. Наиболее близким по технической
сущности к предлагаемому вл етс многофункциональный логический моауль, состо щий из вычислительных чеек, кажца из которых содержит первый элемент
ИЛИ, выход которого вл етс выходом вычислительной чейки, а первый и второй входы соединены с выходами соответственно первого и второго элементов И. Устройство содержит кроме того элементы НЕ 2.
Недостатком его вл етс большое часлр внешних выводов.
Цель изобретени - повышение надежности путем уменьшени числа внешних выводов.
Цель достигаетс тем, что кажда , вычислительна чейка содержит второй элемент ИЛИ, три входа которого соединены с трем входами первого элемента И и вл ютс входами вычислительной чейки, выход второго элемента ИЛИ вычислительной чейки соединен с первым входом второго элемента И, второй вход которого вл етс входом вычислительной чейки выход первого элемента ИЛИ первой вычислительной чейки соединен с вторым входом второго элемента И второй вычислительной чейки, выход первого элемента ИЛИ которой вл етс выходом модул , остальные входы первого элемента И и второго элемента ИЛИ первой и второй вычислительной чеек, а также второй вход второго элемента И первой вычислительной чейки вл ютс входами модул .
3807271
На чертеже схематически преаставлен модуль.
Модуль содержит входы 1-7, первую вычислительную чейку 8, выход первого блока 9, второй вход второго элемента И второй вычислительнбй чейки 10,. вычислительна чейка 11, выход 12 модул . Элемент И 13, элемент ИЛИ 14, элемент И 15, элемент ИЛИ 16.
Модуль работает слецуюш.им образом. Структура устройства описываетс
формулой F(2,..Zp.).(2,
5 . .
Работа устройства при различных ре: жимах настройки дл реализации представителей типов бесповторных формул в базисе -fey ,V ,| иа 4 букв описывает с в таблице.
Claims (2)
- Таким образом, предлагаемое устройство имеет 8 внешних выводов (7 вхо- доь и 1 выход) и реализует путем настройки любого из 10 представителей бесповторных формул Б базисе , V г} иа четырех букв. Сокращение числа внешних выводов (8 вместо 12) приводит к повышению надежности предлагаемого устройства по отношению к известному при реализации формул из указанного числа букв, а также к повышению надежности схем, построенных в базисе этих устройств. Предлагаемое устройство обладает более однородной структурой по сравнению с известным, так как оно реализовано на двух однотипных модул х, что повы- шает технологичность изготовлени таких устройств.. Формула изобретени Многофункциональный логический модуль состо щий из вычислительных чеек, кажаа изкоторых содержит первый элемент ИЛИ, выход которого вл етс выходом вычислительной чейки, а первый и второй входы соединены с выходами соответственно первого и второго элементов И, о. тличаюшийс тем, что, с целью повышени надежности путем уменьшени числа внешних входов, кажда вы числительна чейка содержит второй элемент ИЛИ, три входа которого соединены с трем входами первого элемента И и вл ютс входами вычислительной чейки, выход второго элемента ИЛИ вычислительной чейки соединен с первым входом второго элемента И, второй вход которого вл етс входом вычислительной чейки, выход первого элемента ИЛИ первой вычислительной чейки соединен с вторым входом второго элемента И второй вычислительной чейки, выход первого элемента ИЛИ которой вл етс выходом модул , остальные входы первого элемента И и второго элемента ИЛИ первой и второй вычислительных чеек, а также второй вход второго элемента И первой вычислительной чейки вл ютс входами модул . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР « 275524, кл. q Об Р 7/ОО, 30.03.69.
- 2.Авторское свидетельство СССР № 269599, кл. Q 06 Р 7/ОО, 1968.ОLQ .Jo4о6о 701}&1/51611 -О
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782677191A SU807271A1 (ru) | 1978-10-24 | 1978-10-24 | Многофункциональный логическийМОдуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782677191A SU807271A1 (ru) | 1978-10-24 | 1978-10-24 | Многофункциональный логическийМОдуль |
Publications (1)
Publication Number | Publication Date |
---|---|
SU807271A1 true SU807271A1 (ru) | 1981-02-23 |
Family
ID=20790580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782677191A SU807271A1 (ru) | 1978-10-24 | 1978-10-24 | Многофункциональный логическийМОдуль |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU807271A1 (ru) |
-
1978
- 1978-10-24 SU SU782677191A patent/SU807271A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890005754A (ko) | 샘플화된 아날로그 전류 축전용 회로장치 | |
EP0270219A2 (en) | Reduced parallel EXCLUSIVE OR and EXCLUSIVE NOR gate | |
SU807271A1 (ru) | Многофункциональный логическийМОдуль | |
Earle | A reproducing formula for integrable automorphic forms | |
US3681616A (en) | Logic circuits | |
SU1273914A2 (ru) | Многофункциональный логический модуль | |
SU1501036A1 (ru) | Ячейка однородной структуры | |
SU1096637A1 (ru) | Многофункциональный логический модуль | |
SU840883A1 (ru) | Многофункциональный логический модуль | |
SU557507A1 (ru) | Многокоординатный дешифратор | |
SU1193657A1 (ru) | Многофункциональный логический модуль | |
SU1262573A1 (ru) | Устройство дл формировани кода маски | |
SU744550A1 (ru) | Многофункциональный модуль | |
SU1658181A1 (ru) | Устройство дл логической обработки изображений | |
RU2033635C1 (ru) | Однородная коммутационная структура | |
SU1075256A1 (ru) | Многофункциональный логический модуль | |
SU1764050A1 (ru) | Сумматор по модулю три | |
SU586499A1 (ru) | Сдвиговый регистр | |
SU703803A1 (ru) | Многофункциональный логический модуль | |
SU718928A1 (ru) | Многофункциональный логический элемент | |
SU456276A1 (ru) | Делительное устройство | |
SU546883A1 (ru) | Устройство дл умножени | |
SU661541A1 (ru) | Устройство дл ввода информации | |
SU483778A1 (ru) | Устройство с одним устойчивым состо нием | |
SU718918A1 (ru) | След ща цифрова декада |