SU765827A2 - Цифро-аналоговое множительно-делительное устройство - Google Patents

Description

. Изобретение относитс  к вычислительной технике, а именно к множитель но-делительным устройствам гибридных вычислительных машин и  вл етс  усовершенствованием известного устройстИз основного авт. CB,jp411472 известно цифроаналоговое множительноделительное устройство, используемое в .гибридных вычислительных машинах дл  делени  или умножени  аналогового напр жени  на опорное напр жение, пропорциональное коду делител  (множител ) . Это устройство содержит аналого-цифровой .преобразователь,.первый вход которого соединен с выходом источника опорного напр жени , а второй вход соединен с выходом источника аналогового напр жени . На входе источника опорного напр жени  установ лен езлок управлени  (опорным напр жением ) . Устройство позвол ет выполнить де ление или умножение аналогового напр жени  на нормализованный цифровой код, пределы изменени  которого от 10Q,.0 до 111.,, соответствуют изменению опорного напр жени  от 0,5 13 до Uon . Однако при кодах множител  (делител ) , меньших 111,,.1, и максимальном входном аналоговом напр жении возникает переполнение на выходе аналого-цифрового преобразовател . Если код множител , например, равн етс  100.,,О, при этом опорное напр жение на входе аналого-цифрового преобразовател  будет равно 0,5 то диапазон входных аналоговых напр жений сужаетс  до 0,5 При увеличении вдвое опорного нашр жени  уменьшаетс  точность преооразовани , так как при любых величинах входного аналогового напр жени  старший разр д аналого-цифрового преобразовател  не используетс . Кроме того, увеличение опорного напр жени  св зано с изменением электрической схема аналого-цифрового преобразовател  и нередко влечет за собой снижение быстродействи , Целью дополнительного изобретени   вл етс  повышение точности. Поставленна  цель достигаетс  тем, что в цифроанал1оговое множительноделительное устройство введены блок задани  пороговых напр жений, двухпороговый дискриминатор, сумматор и коммутатор , причем вход блока задани  -пороговых напр жений подключен к выходу источника опорного напр жени , выход подключен к первым входам двухпорогового дискриминатора и коммутатора , первый выход которого подключе к первому входу сумматора, вторые вхды сумматора и двухпррогового дискриминатора подключены к выходу источника аналогового напр жени , выход двухпорогового дискриминатора подключен ко второму входу коммутатора , выход сумматора подключен ко второму входу аналого-цифрового преобразовател , а второй выход коммутатора подключен ко второму входу аналго-цифрового преобразовател .

На чертеже представлена блок-схема предлагаемого устройства.

Оно содержит аналого-цифровой преобразователь 1, источник опорного, напр жени  2, блок управлени  3, выходной регистр числа 4, блок задани  пороговых напр жений 5, двухпорогоБЫй дискриминатор б, коммутатор 7, сумматор 8, источник аналогового напр жени  9.

В цифроаналоговом множительно- делительном устройстве аналого-цифровой преобразователь 1 соединен первым входом с источником опорного нап р жени  2, на входе которого включен блок управлени  3. В выходной регистр числа 4 аналого-цифрового преобразовател  1 введен дополнительный разр д , вес которого в два раза больше старшего разр да прежнего регистра числа аналого-цифрового преобразовател . К выходу источника опорного напр жени  2 подключен блок задани  пороговых напр жений 5, выход которого св зан, с первыми входами-двухпорогового дискриминатора 6 и коммутатора 7. Второй вход KOvsMyTSiTopa 7 соединен с выходом двухпорогового дискриминатора б, св занного вторым входом с источником аналогового напр жени  S и с перним входом сумматора 8, Выход сумматора 8 соединен со вторым входом аналого-цифрового преобразовател  1, Второй вход сумматора 8 подключен к первому выходу коммутатора l,f второй выход которого соединен с дополнительным разр дом регистра числа 4,

Блок задани .пороговых напр жений 5 предназначен дл  формировани  положительного и отрицательного пороговых напр жений, равных по величине текущему значению опорного напр жени  ffа -входе аналого-цифрового преобразовател  1.

Устройство работает следующим образом.

На вход блока управлени . 3 сывают код шожител  .(делител ) , а на входы двухпорогового дискриминатора 6 и суммсРгора 8 подают аналоговое напр жение, подлежащее преобразованию . Опорное напр жение, пропорциональное коду на входе блока управлени  3, с выхода источника опорного напр жени  2 поступает на вход аналоло-цифрового преобразовател  1 и на вход блока задани ,пороговых . напр жений 5. С выхода блока задани  пороговых напр жений 5 положительное и отрицательное пороговые напр жени , равные по величине текущему значению оп.орного напр жени  на входе аналого-цифрового преобразовател  1, поступают на входы двухпо рогового дискриминатора б и коммутатора 7. Входное аналоговое напр жение сравнивают в двухпороговом дискриминаторе б по величине с опорным напр жением. Если аналоговое напр жение по величине окажетс  меньше опорного напр жени , на выходе двухпорогового дискриминатора б отсутствует сигнал и коммутатор 7 остаетс  в исходном сос.то нии, .На второй вход сумматора 8 не поступает пороговое.напр жение из коммутатора 7. Аналоговое напр жение через сумматор 8 поступает на вход аналого-цифрового преобразовател  1, Если аналоговое напр жение по величине окгикетс  больше текущего значени  опорного напр жени , на выходе двухпорогового дискриминатора б по витс  сигнал Этот сигнал поступает на второй вход коммутатора 7, По этому сигналу коммутатор 7 записывает единицу в дополнительный раз .р д регистра числа 4 и подключает выход блока задани  пороговых напр жений 5 ко второму входу сумматора В. С выкода блока задани  пороговых напр жений 5 на второй.вход сумматора 8 поступает пороговое напр жение, равное по величине опорному напр жению и обратное по знаку аналоговому напр жению, на первом входе сумматора 8, Разностное.напр жение с выхода сумматора 8 поступает на второй вход аналого-цифрового преобразовател  1 и преобразуетс  в код обычным способом поразр дного уравновешивани . Выходной код аналого-цифрового преобразовател  1 записывают в основные разр ды регистра числа 4, Таким образом устранено переполнение на. выходе аналого-цифрового преобразовател  1,

Предлагаемое -щифрогшал.оговое множительно-делительное устройство позвол ет осуществить y ffloжeниe (делени без снижени  точности в полом диапазне входного аналогового напр жени  н входе аналого-цифрового преобразоваг тел . 1,

Claims (1)

1. Формула изобретени 

   Цифроаналоговое множительно-делительное устройство по авт, ев, .№ 411472, отличающее с  тем, что, с целью повышени  точности

   В него введены блок задани  пороговых напр жений, двухпороговый дискриминатор , сумматор и коммутатор, причем вход Лпока задани  .пороговых напр жений подключен к выходу источника опорного напр жени , а выход подключен к первым входам двухпорогового дискриминатора и коммутатора, первый выход КОТОРОГО подключен к первому входу сумматора, вторые входы.сумматора и двухпорогового дискриминатора подключены к выходу источника анапоЬового напр жени , выход двухпорогового дискриминатора подключен ко второму входу коммутатора, выход сум- -матора Подключен ко второму входу аналого-цифрового преобразовател , а второй выход коммутатора подключен ко BTopONV входу аналого-цифрового преобразовател .