SU708362A1 - Множительно-делительное устройство - Google Patents

Description

1

г Изобретение относитс  к области вычислительной техники и может быть использовано в аналоговых вычислительных и информационно-измеритель-, ных системах дл  выполнени  операций умножени , делени  и возведени  в степень.

Известны множительно-делительные устройства дл  аналоговых сигналов, содержащие логарифмический врем импульсный преобразователь, комму-, татор входных сигналов, . генератор экспоненциального напр жени , блок управлени , сумматор и Лильтр среднего назначени  1, 2J .

Наиболее близким по технической сущности к предложенному изобретению  вл етс  множительно-делительное устройство , содержащее последовательно соединенные коммутатор входных сигналов и логарифмический врем -импульсный преобразователь, выход которого соединен с управл ю11им входом первого ключа, интегратор, вход которого соединен с выходом первого ключа и через второй ключ с источником опорного напр жени , информационный вход первого ключа соелине/ с источником опорного напр жени , выход

интегратора соединен со входом нульоргана , выход которого соединен с управл ющими входами второго и третьего ключей, первый выход генератора экспоненциального напр жени  через третий ключ соединен со входом запоминающего блока, выход которого соединен с первым входом сумматора, соответствующие выходы блока управ0 лени  соединены с управл ющими входами коммутатора ч входных-сигналов, первого ключа и генератора экспоненциального напр жени , второй выход генератора экспоненциального напр 5 жени  соединен с логарисЪмическим врем -импульсным преобразователем 2 J.,

Недостатком известных устройств  вл етс  малое быстродействие.

Цель изобретени  - повышение

0 быстродействи .

Поставленна  цель достигаетс  тем, что в устройство дополнительно введены четвертый, п тый и пестой ключи, выходной запо мнаюший блок,

Claims (2)

1. 5 управл ющий вход четвертого к.пюча соединен с выходом логарифмического врем -импульсного преобразовател , а информационный вход - с выходом запоминающего блока, выход интег0 ратора соединен со вторым входом сумматора, выход четвертого ключа соединен со входом интегратора, при выход запоминающего блока через п тый ключ соединен со входом комму татора входных сигналов, выход сумм тора соединен через шестой ключ с Iвыходным запоминаю1шм блоком, уп равл ющие входы четвертого, п того, шестого ключей, интегратора, нульоргана соединены с соответствуюишми выходами блока управлени . На чертеже показана схема множительно-делительного устройства, которое состоит из логарифмического врем -импульсного преобразовател  1 генератора экспоненциального напр жени  2, коммутатора входных сигналов 3, интегратора 4, нуль-органа 5, запоминающего блока б, сумматора 7, выходного запоминающего блока 8, ключей 9, 10, 11, 12, 13, 14, блока управлени  15, источника опорног напр жени  16. Принцип действи  предложенного устройства следуюиий. Коммутатор входных сигналов 3 поочередно подключает источники входных напр жеНИИ У , Vj, VJИ V запоминающего рлока 6 ко входу логарифмического врем -импульсного преобразовател  1 П первом, ВТОРОМ и третьем тактах формируютс  импульсы, пропорциональ ные логари(му входных {1апр жений .{ / 2 Vj соответственно, Эти импульсы напр жени  проход т через ключ 9 и интегрируютс  интегратором 4, В чегвертом такте закрываютс  ключ 9 и открываетс  ключ 1Q, через который на вход интегратора 4 подае с  напр жение той же амплитуды Е от источника опорного напр жени , что и в предыдущие такты, при этом напр жение на выходе интегратора 4 уменьшаетс . В момент когда оно становитс  равным нулю, срабатывает нуль-орган 5, КОТОРЫЙ размыкает клю чи 10 и 11. Через ключ 11 на вход запоминающего блока 6 поступает экспоненциал ное напр жение от генератора экспоненциального напр жени  2. Если зам кание ключа 10 происходит в момент начала спада экспоненциального напр жени  на выходе генератора экспоненциального напр жени  2, то напр  жение, зафиксированное в запоминаютем блоке f, при размыкании ключа 1 будет пропорционально величине V,V2 так как справедливо следующее соотн шение: ., где Е - напр жение источника опорного напр жени ; VP - амплитуда экспоненциального напр жени ; Т - впем  периодизации; 1ц - врем , в течение которогЬ ОТКРЫТ ключ 10; Г - посто нна  времени экспоненциального напр жени  с генератора экспоненциального напр жени  2. Из (1) справедливо равенство следовательно iiu 6 Однако полученна  величина определена с некоторой погрешностью J, дл  уменьшени  которой в п том, честом , седьмом тактах преобразователь 1 вновь преобразует входные напр жени  V , Vj и V , а в восьмом такте замыкаетс  ключ 13 и напр дение с запоминающего блока 6 через коммутатор входных сигналов 3 поступает на вход логари(1мического врем -импульсного преобразовател  1, при этом ключ 12 замкнут, а ключи 9 и 10 разомкнуты и на выходе интегратора 4 формируетс  напр жение uV, ьеличина которого пропорциональна погрешности выходного напр жени  запоминаю его блока 6. Поэтому выходное напр жение с интегратора 4 и запоминающего блока б полаетс  на сумматор 7, выходна  величина которого соответствует выполнению операции - - с погрешностью, котора  определ етс  с основном нейдентичностью коэффициента преобразовани  коммутатора входных сигналов 3, логарифмического врем -импульсного преобразовател  1, интегратора 4 дл  сигналов V , V , V и V , Дл  исключени  пульсаций на выходе устройства применен выходной запоминаю1 ий блок 8, который соединен с сумматором 7 через ключ 14. По сравнению с прототипом врем  преобразовани  уменьшено с нескольких дес тков тактов до нескольких тактов, при сохранении заданной точности . Формула изобретени  Множительно-делительное устройство , содержащее последовательно соединенные коммутатор входных сигналов и логарифмический врем - импульсный преобразователь, выход которого соединен с управл ющим входом первого ключа, интегратор, вход которого соединен с выходом первого ключа и через второй ключ с источником опорного напр жени , информационный вход первого ключа соединен с источником опорного напр жени , выход интегратора соединен со входом нуль-органа, выход которого: соединен с управл ющими входами второго и третьего ключей , первый выход генератора экспоненциального напр жени  через третий ключ соединен со входом запоминающего блока, выход которого соединен с первым входом сумматора, соответст вующие выходы блока управлени  соединены с управл ю1 Я чи входами коммутатора- входных сигналов/первого клю ча и генератора экспоненциального напр жени , второй выход генератора экспоненциального анапр жени  соединен с логарифмическим врем -импульсным преобразователем, отличающеес  тем, что, с целью повышени  быстродействи , в устройство дополнительно введены четвертый, п тый и Шестой ключи, выходной запоминающий блок, управл ющий вход четвертого ключа соединен с выводом логарифмического вре  -импульсного преобразовател , а информационный вход - с выходом запоминающего блока, выход интегратора соединен со вторым входом сумматора, выход четвертого ключа соединен со входом интегратора , причем выход запоминаютчего блока через п тый ключ соединен со входом коммутатора входных сигналов, выход сумматора соединен через шестой ключ с выходным запоминающим блоком, упоавл юи1ие входы четвертого , п того, шестого ключей, интегратора , нуль-органа соединены с соответствующими выходами блока управлени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 264ПП4, кл, G Об G 7/lf, 1968.
2. 2.Авторское свидетельство СССР по за вке 2101564, кл. G 06 G 7/16 1975 (прототип).