SU1506456A1 - Аналоговое вычислительное устройство - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано дл  автоматизации косвенных измерений, устранени  нелинейности характеристики датчиков, а также воспроизведени  заданных нелинейных функций. Цель изобретени  - расширение класса решаемых задач и повышение точности работы устройства. Аналоговое вычислительное устройство содержит блок 1 умножени , три коммутатора 2-4, блок 5 интеграторов, управл емый инвертор 6, блоки 7.1-7.2N масштабных коэффициентов, два сумматора 8 и 9, блок 10 синхронизации. В устройстве имеет место компенсаци  аддитивной и мультипликативной погрешностей блока 1 умножени , а на выходе второго сумматора 9 формируетс  напр жение, пропорциональное полиному степени 2N от входного сигнала. Коэффициенты полинома задаютс  блоками 7 масштабных коэффициентов на входах сумматоров. 1 ил.

Description

СП

о о ел

Од

3150

Изобретение относитс  к вычислительной технике и может быть использовано дл  автоматизации косвенных измерений, устранени  нелинейности ха; актеристики датчиков, а также вое- произведени  заданных нелинейных функций.

Целью изобретени   вл етс  повышение точности работы устройства и расширение класса решаемых задач.

На чертеже приведена функциональна  схема устройства дл  реализации полинома 2п-й степени.

Устройство содержит блок 1 умножени , коммутаторы 2-4, блок 5 интеграторов , управл емый инвертор 6, блоки 7.1-7.2П масштабных коэффициентов , сумматоры 8 и 9, блок 10 синхронизации . Период работы устройства состоит из 2п тактов. Рассмотрим, как формируютс  и чему равны напр жени  н выходах интеграторов в установившемс  режиме.

Предположим, что функци  преобразовани  перемножител 

Z а +

,.

(1)

тегратора 5.1 не измен етс . Напр жение на выходе интегратора 5.1 мен етс  от периода к периоду до тех пор, пока сумма приращений за оба такта не станет равной нулю. С учетом (2) и (3) получим

„ te jr

а (t)cit 5 а

с

и

6ИХ 5. 1

(t) o)t

(4)

Предположим, что за два такта работы входные сигналы измен ютс  мало. Тогда выходное напр жение интегратора 5. 1

Х2

-

и

(5)

сл

где черта сверху означает среднее значение.

Из выражени  (5) следует, что на выходе интегратора 5.1 получено напр жение , пропорциональное квадрату входного напр жени , причем его величина не зависит ни от аддитивной погрешности блока 1 умножени , ни от его коэффициента передачи.

где

а

Аналогично рассмотрим, как форми- аддитивна  погрешность бло- зо руетс  напр жение на выходе i-ro

ка 1 умножени ; К - коэффициент передачи блока 1 умножени ;

и,,и - напр жени  на входах блока 1 умножени .

Тогда в первом такте приращение напр жени  на выходе интегратора 5.1 (выходное напр жение блока 1 умножени  не инвертировано) равно

dU

Sbfx S

1 а + К,и

.-ilT

811«

интегратора 5.1

to(5i-OT

SI-, (t)xU)c/t

(6)

- напр жение с выхода предыдущего интегратора

5.1-1.

35 Де и

еиж 5.1-1

А в следующем такте

ли

бык

о

5, а + (t)dt , (2)

to где X(t) - напр жение с входной шины; Т - длительность такта работы устройства;

начало периода работы устройства .

В следующем такте приращение напр жени  на выходе интегратора 5.1 (выходное напр жение блока 1 умножени  инвертировано)

.«1Т

ли

вик у.Г

a-bK,U,U,,,,5,(t)cit, (3)

где и on опорное напр жение;

jCt) - напр жение на выходе инте

гратора 5.1. За остальную часть периода работы устройства напр жение на выходе ин- ,

dU

Sbfx S

1 а + К,и

.-ilT

811«

интегратора 5.1

to(5i-OT

SI-, (t)xU)c/t,

(6)

- напр жение с выхода предыдущего интегратора

5.1-1.

5 Де и

еиж 5.1-1

А в следующем такте

и

еыг Si

I ,,,s, (t).

t(a;-i)

(7)

Так как напр жение на выходе интегратора 5.1 мен етс  от периода к периоду до тех пор, пока сумма приращений за оба такта не станет равной нулю, то, учитыва  (6) и (7) и предположив , что за два такта работы входные сигналы измен ютс  мало, получим

и

8ИХ 5,

и snj 1-, X

иГп

(8)

Так как известно вьфажение (5), можно переписать выражение (8) в виде

.

55

и

вИХ 5.1

U

(9)

Если выбрать величину опорного напр жени 

Uon 1,(10)

то выражение (9) примет вид

., (11)

Следовательно, на выходах интеграторов , кроме интегратора 5п, формируетс  напр жение, пропорциональное определенной степени входного сигнала . Причем на результат возведени  в степень не оказывает вли ни  ни аддитивна , ни мультипликативна  погрешности блока 1 умножени . Эти напр жени  подаютс  через блок 7 масштабных коэффициентов на первый сумматор 8, на выходе кото{)ого формируетс  напр жение

а.„ Х-ьа,.,Х

.+а,

X

(12)

где - коэффициент передачи блока масштабных коэффициентов , на который подаетс  напр жение, пропорциональное i-й степени входного сигнала.

Рассмотрим теперь, как формируетс  выходное напр жение интегратора 5п. Во врем  (2п-1)-го такта приращение напр жени  на выходе интегратора 5п будет следующим; в(1п-0т

и и

бич S

.,

и (tildt.

1 вКкУ.(1-Г t,(ln-i)T

Во врем  2п-го такта приращение напр ни  составл ет

4,2пТ J

/Зи.

.

Как и в предыдущих

(c)U,,Jrit

вих f.n

случа х, напр - жение на выходе интегратора 5п измен етс  от периода к периоду до тех пор, пока сумма приращений не станет равной нулю. Учитыва  (13) и (14) и предположив, что за врем  двух тактов работы устройства пермножаемые напр жени  измен ютс  мало , получим

и

- У1%-У и„

ви« SP

Подставив в получим

( X-fa . . .+а п

(15)

и

(15) выражени  (11) и (12

х)х

ВЪ|« 5п

и,

..

X +а,

а,.„Х

.(16)

Чп п

л 1 X п г X + Так как на,входы второго сумматора 9 через блок 7 масштабных коэффициентов поступают напр жени , пропорциональные разным степен м входного сигнала, а также сигнал с выхода интегратора 5п, то на выходе второго сумматора 9 формируетс  напр жение

а,Х

+ а

6

. . .

а,пХ

In

(17)

Следовательно, на выходе второго сумматора 9 формируетс  напр жение, полученное при вычислении заданного масштабными коэффициентами полинома степени 2п.

Необходимо отметить, что точность вычислени  полинома не зависит от мультипликативной и аддитивной пог- реигностей блока 1 умножени .

Claims (1)

1. Формула изобретени 

   15

   0 )30

   4)

   2),

   )

   Аналоговое вычислительное устройство , содержащее блок синхронизации, блок умножени , три коммутатора, блок из п (где п 1,2...) интеграторов,

   20 входы которых соединены с соответствующими выходами третьего коммутатора , а выход j-ro интегратора блока из п интеграторов (где j 1,2, ...,п-1) подключен к 2j-My и (2J+1)25 му информационным входам второго коммутатора , выход которого соединен с первым входом блока умножени , второй вход которого подключен к выходу первого коммутатора, нечетные инфор- мршюнные входы которого, за исключением последнего нечетного информа- ционног о входа, объединены и соединены с информационным входом устройства , а четные и iфopмaIJ, входы объединены и соединены с входом задани  опорного напр жени , отличающеес  тем, что, с целью повышени  точности и расширени  класса решаемых задач, в него введены управл емый инвертор, 2п блоков масштабных коэффициентов и два сумматора , причем выход блока умножени  подключен к информац;1онному 1;ходу управл емого инвертора, выход которого

   д5 соединен с информацией иным входом

   третьего коммутатора, выход j-ro интегратора блока из п интеграторов через соответственно (+1)-й и ()-й блоки масштабных коэффициентов соеди- 50 н (j+1)-MH входами первого и второго сумматоров, выход п-го интегратора блока из п интеграторов подключен к 2п-му информационному входу второго коммутатора и к (п+1)-му вхо55 ДУ второго сумматора, выход которого  вл етс  выходом устройства, выход первого сумматора подключен к последнему нечетному информа1Ц1онному входу первого коммутатора, первый

   35

   40

   1506А56 7о

   информационный вход второго комму-хронизации соединен с управл ющими

   татора соединен с информационным вхо-входами первого и второго коммутадом устройства, который соответст-торов и с входом управлени  знаком

   венно через первый и (п+1)-й блокиуправл емого инвертора, второй вымасштабных коэффициентов соединен сход блока синхронизации соединен с

   первыми входами первого и второгоуправл ющим входом третьего коммусумматоров , первый выход блока сии-татора.