SU1476616A1

SU1476616A1 - Преобразователь двоичного кода в двоично-дес тичный код угловых величин

Info

Publication number: SU1476616A1
Application number: SU874259329A
Authority: SU
Inventors: Аркадий Борисович Жукевич; Александр Григорьевич Пихай; Анатолий Иванович Свеженец; Татьяна Владимировна Касмынина
Original assignee: Коммунарский горно-металлургический институт
Priority date: 1987-06-10
Filing date: 1987-06-10
Publication date: 1989-04-30

Abstract

Изобретение относитс к устройствам дл обработки цифровых данных, а именно, к устройствам дл преобразовани данных без изменени пор дка их следовани и объема информации, подлежащей обработке. Цель изобретени - повышение быстродействи преобразовател . Преобразователь содержит входной 1 и выходной 10 регистры, сумматор 2, блок пам ти констант 3, элементы ИЛИ 4,5, генератор синхроимпульсов 6, коммутатор 7, счетчик циклов 8, элемент задержки 11, двоично-дес тичный счетчик 9. Повышение быстродействи осуществл етс за счет последовательного вычитани нескольких констант, представл ющих собой коды декад угловых величин. 2 ил.

Description

Фи2 1

лчющих сигналов, приход щих со счетчика 8 циклов, передаст входной сигнал на счетный вход счетчика соответствующей декады двоично-дес тичного счетчика 9. Одновременно с выхода первого элемента ИЛИ 4 сигнал поступает на установочный вход входного регистра 1 и обеспечивает перезапись

1,1476616

Изобретение относитс к устройствам дл обработки цифровых данных, а именно к устройствам дн преобразовани данных без изменени пор дка их 5 следовани и объема информации, подлежащей обработке.

Цель изобретени - повышение быстродействи .

На фиг.1 представлена функциональ- 10 кода с выхода сумматора 2 во входной на схема преобразовател ; на фиг.2 - регистр 1. Код на выходе сумматора 2

представл ет собой разность между величиной начального угла и величиной константы.

15 Таким образом, после первого вычитани на вход сумматора 2 поступают два сигнала: сигнал константы декады , сигнал первой разности преобразуемого угла и константы декады. 20

диаграмма его работы.

На схеме обозначены: входной регистр 1, сумматор 2, блок 3 пам ти констант, элементы И 4, 5, генератор 6 синхроимпульсов, коммутатор 7, счетчик 8 циклов, двоично-дес тичный счетчик 9, выходной регистр 10, элемент 11 задержки.

Предложенный преобразователь двоичного кода в двоично-дес тичный код угловых величин работает следующим образом,

В начале преобразовани на вход преобразовател подаетс сигнал Сброс, который устанавливает в нулевое состо ние счетчик 8 циклов, двоично-дес тичный счетчик 9 и записывает входной двоичный код угла во входной регистр 1, подготавлива преобразователь к работе. После прохождени сигнала Сброс на выходах элементов преобразовател устанавливаютс следующие состо ни : выход регистра

На выходе сумматора 2 снова формируетс сигнал разности этих двух чисел и описание их соотношени Больше или Меньше. Если константа больше величины угла, то сигнал

25 Меньше разрешит прохождение сигналов на выход второго элемента ИЛИ 5. Сигнал с выхода элемента ИЛИ 5 поступит на вход счетчика 8 циклов. Счетчик 8 циклов устанавливает на

30 своем управл ющем выходе признак следующего цикла. Этот признак, поступа на управл ющий вход пам ти констант, обеспечит выбор следующей константы. Таким образом, на входы суммато1 - код угла, подлежащего преобразо- 35 Ра 2 во втором цикле будут поданы ванию; выход счетчика 8 циклов - приА К°ДЫ следующих величин: код разнос- знак первого цикла преобразовани : выход блока 3 пам ти констант - двоти , полученной в первом цикле преобразовани , код декады, соответствующей данному циклу преобразовани .

ичный код константы, соответствующей декаде в сто градусов.

На вход сумматора 2 поступают две величины: величина угла, подлежащего преобразованию, и константа, соответствующа декаде угла. На информационных выходах сумматора 2 формируетс величина разности и два сигнала , описывающие соотношени между входными величинами: Больше и Меньше. Если величина угла больше кода константы на входе сумматора 2, вырабатываетс сигнал Больше и поступивший на вход элемента ИЛИ 4 сигнал разрешит прохождение тактового

Таким образом, после первого вычитани на вход сумматора 2 поступают два сигнала: сигнал константы декады , сигнал первой разности преобразуемого угла и константы декады.

Меньше разрешит прохождение сигналов на выход второго элемента ИЛИ 5. Сигнал с выхода элемента ИЛИ 5 поступит на вход счетчика 8 циклов. Счетчик 8 циклов устанавливает на

своем управл ющем выходе признак следующего цикла. Этот признак, поступа на управл ющий вход пам ти констант, обеспечит выбор следующей константы. Таким образом, на входы сумматоРа 2 во втором цикле будут поданы К°ДЫ следующих величин: код разнос-

ти, полученной в первом цикле преобразовани , код декады, соответствующей данному циклу преобразовани .

Далее процесс преобразовани продолжаетс так же, как и в случае, когда на входе константа сотен градусов . Но во втором цикле коммутатор передает счетные импульсы на вход

двоично-дес тичного счетчика, подсчитывающего количество дес тков в результате преобразовани . В каждом последующем цикле к выходу коммутатора 7 подключаетс соответствующий счетчик, обеспечива этим подсчет количества сотен, дес тков, единиц градусов, минут, секунд получаемого результата преобразовани . После,

сигнала с выхода генератора 6 синхро- 55окончани преобразовани и получени

импульсов на выход элемента ИЛИ 4. Срезультата меньше, чем величина савыхода элемента ИЛИ 4 сигнал посту-мой малой константы сумматор 2 обеспит на вход коммутатора 7, которыйпечивает прохождение тактового имв соответствии с состо нием управ-пульса на вход счетчика 8 циклов.

-3H7f ft

Счетчик Я циклов по этому тактовому импульсу формирует импульс перезаписи результата преобразовани из двоично- дес тичного счетчика 9 в выходной регистр 10. Этот сигнал перезаписи, пройд через элемент 9 задержки, формирует на его выходе импульс Сброс, который подготавливает преобразователь кодов к дальнейшей работе. JQ

Временна диаграмма работы преобразовател кодов приведена на фиг.2.

В таблице приведено соответствие между сигналами признака циклов, выхода пам ти констант и подключаемым входом двоично-дес тичного счетчика 9.

Таким образом, приведенна схема обеспечивает преобразование двоичного кода в двоично-дес тичный код угла по следующей формуле:

((((((Nv-A-N1DOo)-BN,0o)-CN/)-ENv)- -FNei)-G N,,,), где Ny - код преобразуемого угла;

код константы угла в 100°-1 ;

количество соответствующих декад в преобразуемом угле.

Claims

Формула изобретени д5

Преобразователь двоичного кода в двоично-дес тичный код угловых вели

5

0

5

чин, содержащий ДВОИЧРО-ДОС iичный счетчик, генератор синхроимгг. чьсол, входной регистр, перрый и второй информационные входы которо о соединены соответственно с информационным входом преобразовател и информационным выходом сумматора, первый и второй информационные входы которого подключены к выходам соответственно блока пам ти констант и входного регистра , коммутатор, информационный вход которого объединен с информационным входом блока пам ти констант, отличающийс тем, что, с целью повышени быстродействи , в него введены счетчик циклов, два элемента ИЛИ, выходной регистр и элемент задержки, а двоично-дес тичный счетчик выполнен на п счетчиках декад (где п - количество декад результата ), причем первые входы первого и второго элементов ИЛИ соединены соответственно с пр мым и инверсным выходами знакового разр да сумматора , вторые входы подключены к выходу генератора синхроимпульсов, а выходы первого элемента ИЛИ - к управл ющему входу коммутатора и установочному входу входного регистра, а второго элемента ИЛИ - к счетному входу счетчика циклов, информационный выход которого соединен с объединенными входами блока пам ти констант и коммутатора, а выход сброса - с входом установки выходного регистра и входом элемента задержки, выход которого объединен с входами сброса двоично-дес тичного счетчика, счетчика циклов и входного регистра и подключен к входу сброса преобразовател , выходы коммутатора соединены со счетными входами декадных счетчиков двоично-дес тичного счетчика, выходы которого соединены с информационными входами выходного регистра, выходы которого вл ютс выходом преобразовател .

t4

vi