SU1070541A1 - Преобразователь кода Гре в параллельный двоичный код - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ В ПАРАЛЛЕЛЬНЫЙ ДВОИЧНЫЙ КОД, содержащий регистр, генератор 1 мпульсов, входную группу элементов И, первую и вторую группы элементов И, триггер , первый элемент задержки, первый и второй управл ющие элементы И, распределитель импульсов, состо щий из генератора импульсов, счетчика, дешифратора и третьей.группы элементов И, группу элементов ИЛИ, первый и вторые входы которых соединены соответственно с выходами элеме1нтов и первой и второй групп, а выходы элементов ИЛИ группы  вл ютс  выходами преобразовател , информационный вход которого через элемент задержки соединен со счетным входом триггера, единичный выход которого соединен с первыми входами элементов.и входной группы, вторые входы которых соединены соответственно с выходами элементов И третьей группы, а выходы элементов И входной группы соответственно соединены с управл ющими входами всех, Кроме младшего,разр дов регистра , пр мые и инверсные выходы которого соединены соответственно с первыми входами элементов И первой и второй групп, вторые входы которых соединены соответственно с выходами триггера, а вторые входы соединены с выходом последнего элемента И третьей группы, первые входы элементов И третьей группы соединены соответствующими выходами дешифратора входы КОТОРОГО соединены с выходами счетчика- отличающийс-  тем. что, с целью повышени  быстропействи . в него введены второй триггер , первый и второй элементы ИЛИ, элемент И, первый и второй переключатели , второй, третий и четвертый элементы задержки, входы которых соединены соответственно с выходами первого и второго управл ющих элементов и, а выходы соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого со единен с входами сброса всех разр дов регистра, креме младшего, управл ющий вход и вход сброса младигего разр.чда которого соединены соответственно с выходами второго и третьего элементов задержки, третьи входы элементов И первой и второй, групп соединены с выходом второго триггера и первым входом элемента И, второй вход которого соединен с выходом генератора импульссв и входами первого и второго переключателей, выходы которых соединены соответст:л венно со счетным входом счетчика и j: первым входом второго элемента ИЛИ, второй вход которого соединен с выходом элемента И, а выход второго элемента ИЛИ  вл етс  тактовым выходом преобразовател  и соединен с вторыми входами элементов И третьей группы и через четвертый элемент задержки соединен с входом сброса счетчика и единичным входом второго триггера , нулевой установочный вход которого соединен с выходом первого пе- . реключател .

Description

Изобретение относитс  к устройствам автоматики и вычислительной техники, а более конкретно - к преобразовател м кодов, и может быть использовано, например, в преобразовател х перемещение-код подвижных звеньев робота-манипул тора.

Известен преобразователь кода Гре  в параллельный двоичный код, содержащий распределитель на () выходов, регистр, установочные входы всех разр дов которого соединены с первым выходом распределител , а информационные входы всех его разр дов подключены к выходам соответствующих элементов И входной группы, первые входы которых объединены и подключены к единичному выходу триггера , счетный вход которого через элемент задержки соединен с входной шиной преобразовател , вторые входы элементов И входной группы подключены к соответствующим выходам распределител , управл ющий элемент И, один вход которого подключен к (п-|-2)-му выходу распределител , другой его вход - к единичному выходу триггера, а выход управл ющего элемента И соединен со счетными входами всех разр дов регистра, элементы И выходной группы, первые входы которых объединены и подключены к ()-му выходу распределител , вторые входы их подключены к единичным выходам соответствующих разр дов регистра , а выходы элементов И выходной группы соединены с соответствующими выходными шинами преобразовател  СИ ,

Недостаток известного преобразовател  состоит в относительно низком быстродействии, так как в нем дл  преобразовани  mn-разр дных чисел, требуетс  т-() такта, причем снижение быстродействи  обусловлено, в частности, тем, что в нем затрачиваетс  врем  (один такт) на перезапись начального состо ни  триггера в младший разр д регистра (особенность алгоритма работы преобразовател ).

Наиболее близким по технической сущности к предлагаемому  вл етс  преобразователь кода Гре  в параллельный двоичный код, содержащий распределитель импульсов на (п+1) выходов , где п - числЪ разр дов входного кода, регистр, установочные входы всех разр дов которого соединены с первым выходом распределител  импульсов , а информационные входы всех его разр дов, кроме младшего, подключены к выходам элементов И входной группы, первые входы которых объединены и подключены к единичному выходу триггера первого, счетный вход которого через первый элемент задержки соединен с входом преобразовател , при этом вторые входы элементов И входной группы подключены к соответствующим выходам распределител , первый и второй управл ющие элементы И, первые входы которых объединены и подключены к (п + 1)-му выходу распределител  импульсов, а входы - соответственно к единичному и нулевому выходам первого триггера , установочный вход которого соединен с первым выходом распределите0 л  импульсов, перва  и втора  группы элементов И, первые входы которых соединены соответственно с единичными и нулевьлми выходами соответствующих разр дов регистра, а вторые вхо5 ды элементов И первой и второй групп объединены и подключены соответственно к выходам второго и первого управл ющих элементов И и элементы ИЛИ группы, первые и вторые входы котол рых подключены к выходам соответствующих элементов И первой и второй выходных групп, а выходы соединены с выходами преобразовател  С2.

Недостатком данного преобразовател   вл етс  относительно низкое быстродействие, так как в нем дл  преобразовани  m чисел, каждое иэ которых представлено п-разр дным кодом Гре , требуетс  m(n+l) тактов, причем снижение быстродействи  обу0 словлено, в частности, тем, что он затрачивает врем  (оди-н такт) на установку триггера и младшего разр да регистра в одно и то же (например, нулевое) состо ние.

5 Цель изобретени  - повышение

быстродействи  преобразовани  кодов, следующих друг за другом.

Поставленна  цель достигаетс  тем, что в преобразователь кода Гре  в

0 параллельный двоичный код, содержащий регистр, генератор импульсов, входную группу элементов И, первую и вторую группы элементов И, триггер, первый элемент задержки, первый и

5 второй управл ющие элементы И, рас . пределитель импульсов, состо щий из генератора импульсов, счетчика дешифратора и третьей группы элементов И, группу элементов ИЛИ, первый и вторые

Q входы-которых соединены соответственно с выходами элементов И первой и второй групп,а выходы элементов ИЛИ группы  вл ютс  выходами преобразовател , информационный вход которого через элемент задержки соединен со счетным входом триггера, единичный выход которого соединен с первыми входами элементов И входной группы, вторые входы которых соединены соответственно с выходами элементов И

0 третьей группы, а выходы элементов И входной группы соответственно соединены с управл ющими входами всех, кроме младшего, разр дов регистра, пр мые и инверсные выходы которого

5 соединены соответственно с первыми входами элементов И первой и второй групп, вторые входы которых соедине ны соответственно с выходами триггера , а вторые входы соединены с вы ходом последнего элемента И третьей группы, первые входы элементов И тре тьей группы соединены с соответствующими выходами дешифратора, входы ко торого соединены с выходами счетчика введены второй триггер, первый и вто рой элементы ИЛИ, элемент И, первый и второй переключатели, второй, тре тий и четвертый элементы задержки, входы которых соединены соответствен но с выходами первого и второго упра л ющих элемен ов И, а выходы соедине ны соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с входами сброса всех разр дов регистра, кроме Младшего, управл ющий вход и Bxoji сброса младшего разр да которого соединены соответственно с выходами второго и третьего элементов задержки, третьи входы элементов И первой и второй групп соединены с выходом второго триггера и первым входом элемента И второй вход которого Соединен с выходом генератора импульсов и входами первого и второго переключателей выходы которых соединены соответственно со счетным входом счетчика и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом элемента И, а выход второго элемента ИЛИ  вл етс  тактовым выходом преобразовател  и соединен с вторыми входами элементов И третьей группы и через четвертый элемент задержки соединен с входом сброса счет чика и единичным входом второго триггера , нулевой установочный вход которого соединен с выходом первого переключател . На фиг.1 приведена блок-схема преобразовател ; на фиг.2 - временна  диаграмма работы преобразовател  Преобразователь содержит распределитель 1 импульсов, регистр 2 с разр дами 3-6, триггер 7, элементы 8-10 задержки, элементы И 11-13 входной группы, элементы И 14-17 первой группы, элементы И 18-21 второй группы, первый и второй управл ющие элементы К 22 к 23, элементы ИЛИ 24-27 группы, первый элемент ИЛИ 28. Информационный вход 29 преобразовател  через элемент 8 задержки соединен со счетным входом триггер 7. Вторые входь элементов И 11-13 подключены соответственно к выходам 30-33 распределител  1 импульсов . Первые и вторые входы элементов ИЛИ 24-27 группы подключены к выходам соответствующих элементов И 14-17 и 18-21, а выходы соединены с информационными выходами 34-37 пре образовател , пр мой выход 38 гера 7, тактовый выход 39 преобразовател  служит дл  синхронизации работы преобразовател  с источником информации. Предлагаемый преобразователь кода Гре  также содержит генератор 40 импульсов, элемент И 41, группу элементов И 42-45, элемент ИЛИ 46, элемент 47 задержки, триггер 48, счетчик 49, дешифратор 50 и переключатели 51-52. Возможны другие варианты выполнени  схемы распределител  1 импульсов . Общим дл  них будет то, что они обеспечивают выдачу управл ющих сигналов в определенные моменты времени. На фиг.2 обозначены импульсы Т 40 на выходе генератора 40, сигнал Т 48 на единичном выходе триггера 48, сигналы Вых.38, Вых.33, Вых.30, Вых.31, Вых.32, на управл ющих выходах 38, 33, 30, 31, 32 распределител  1, сигналы КГР, соответствующие коду Гре  и подаваемые на вход 29 преобразовател , сигналы СВх на счетном входе триггера 7 сигналы ВыхТ на единичном выходе триггера 7, сигналы ИВхЗ-ИВхб на информационных входах разр дов 3-6 регистра 2, сигналы Вых 34-Вых 37 на выходах 34-37 преобразовател . Устройство работает следующим образом . i Пусть требуетс  преобразователь кодов Гре  1101 и 1011, поступающих на вход устройства последовательно младшими разр дами вперед {фиг.2). Нажатием переключател  51 импульсы с генератора 40 устанавливают триггер 48 и счетчик 49 в исходное состо ние О. (Исходное состо ние триггера 7 и разр дов регистра 2 безразлично). При этом на выходе 38 распределител  1, а следовательно, на третьих входах элементов И 14-21 отсутствует потенциал, разрешающий выдачу кода с регистра 2 на выходы 34-37 преобразовател . При нулевом состо нии счетчика 49 подготовлен элемент И 45. Далее с нажатием переключател  52 первый из импульсов генератора 40, прошедший через его контакты и элемент ИЛИ 46, поступает на вход элемента 47 задержки, разрешает вьщачу первого (младшего) разр да кода Гре  на вход 29 (вход элемента 8 задержки ) и по вл етс  на выходе 33 распределител  1 (фиг.2). Данный сигнал , пройд  через элемент И 22 (триггер 7 в состо нии 1), поступает на вторые входы элементов И 1821 и на вход элемента 9 задержки. При этом выдачи кода с регистра 2 на выходы 34-37 преобразовател  не будет, так как на третьих входам элементов И 18-21 o-j-сутствует разрешающий сигнал с выхода 38 распределител  1.

Пройд  через элемент 9 задержки, .указанный управл ющий сигнал устанавливает младший разр д 3 регистра 2 в состо ние 1, пройд  через, элемент 9 задержки, указанный управл ющий сигнал устанавливает младший разр д 3 регистра 2 в состо ние 1 пройд  также элемент ИЛИ 28 - остальные (старшие) разр ды 4-6 регистр 2 в состо ние О. Несколько поздне ( фиг. 2) сигнал первого разр да: кода Гре , пройд  через элемент 8 задержки , поступает на счетный вход триггера 7 и измен ет его состо ние.При этом первый импульс генератора 40, пройд  элемент 47 задержки, записы ает 1 в счетчик 49 и триггер 48, в результате чего оказываетс  подготовленным элемент И 42 а на третьих входах элементов И 14-21 по вл етс  разрешающий потенциал.

Таким образом, после первого такта в младший разр д 3 регистра 2 записываетс  исходное состо ние триггера 7 (состо ние 1), а благодар  триггеру 48 и элементу И 41 происходит также закорачивание переключател  52.

Второй импульс генератора 40, пройд  элементы 41 и .46, разрешает выдачу второго разр да кода Гре  на вход 29 преобразовател , а пройд  через элементы 42 и 11, переписывает второе (нулевое) состо ние триггера 7 во второй разр д 4 регистра 2. После этого второй импульс генератора 40, пройд  элемент 47 задержки , добавл ет 1 в счетчик 49. Так как второй разр д кода Гре  равен 0, во втором такте состо ние триггера 7 не мен етс .

Третий импульсгенератора 40, пройд  элементы 41 и.46, разрешает выдачу третьего разр да кода Гре  на вход 20 преобразовател , а пройд  через подготовленный элемент И 43, поступает на вход элемента 12, переписыва  в разр д 5 регистра 2 нулевое состо ние триггера 7. После этого третий разр д кода Гре , равный 1, пройд  через элемент 8 задержки, переводит.триггер 7 в единичное состо ние. Одновременно третий импульс генератора 40, пройд  элемент 47 задержки, добавл ет в счетчик 49 1, подготавлива  тем самым элемент И 44.

Четвертый импульс генератора 40, пройд  элементы 41 и 46, разрешает выдачу четвертого разр да кода .Гре  на вход 29 преобразовател , а пройд  через элементы 44 и 13, .записывает 1 в старший разр д 6 регистра 2. После этого четвертый разр д кода Гре , равный 1, пройд  через элемент 8 задержки, переводит триггер 7 в состо ние О. Одновременно чет0 вертый импульс генератора 40, пройд  элемент 47 задержки, добавл ет 1 в счетчик 49, подготавлива  тем самым элемент И 45.

П тый импульс генератора 40, 5 пройд  элементы 41 и 46, разрешает вьщачу первого (младшего) разр да следующего кода Гре  на вход 29 преобразовател , а пройд  через элементы 45 и 23, разрешает выдачу содержимого разр дов 3-6 регистра 2 через элементы 14-17 на выходы 34-37 преобразовател  (фиг.2).Этот же импульс, пройд  через элемент 40 задержки, записывает О в младший разр д 3 регистра 2, а пройд  также элемент 28 устанавливает в исходное состо ние остальные разр ды регистра 2. При этом первый разр д кода Гре , пройд  через элемент 8 задержки , записывает 1 в триггер 7. 0 Одновременно п тый импульс генератора 40, пройд  элемент 47 задержки , добавл ет 1 в, счетчик 49, подготавливй  тем самым элемент И 42. Шестой импульс генератора 40 за5 писывает во второй разр д 4 регистра 1. Седьмой и восьмой импульсы генератора 40 записывают О в третий 5 и четвертый 6 разр ды регистра . Дев тым импульсом генератоQ pa 40 проинвертированное содержимое регистра 2 выдаетс  на выходы 34-37 преобразовател  (фиг.2).

Таким образом, дл  преобразовани  двух четырехразр дных чисел в предлагаемом устройстве потребовалось всего 2x4+1 9 тактов. В общем случае дл  преобразовани  m чисел, записанных каадый в п-разр дном коде Гре , требуетс всего т-(п-к) тактов. В схеме прототипа дл  этого требуетс  0 m -(п+О mn-fm тактов, т.е. на т-1 тактов больше.

Следовательно, введение новых элементов и св зей между ними позвол ет существенно повысить быстродей5 ствие преобразовател . Данный положительный эффект- в наибольшей степени про вл етс  при больших значени х m .

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ В ПАРАЛЛЕЛЬНЫЙ ДВОИЧНЫЙ КОД, содержащий регистр, генератор ^мпульсов, входную группу элементов И, первую и вторую группы элементов И, триггер, первый элемент задержки, первый и второй управляющие элементы И, распределитель импульсов, состоящий из генератора импульсов, счетчика,дешифратора и третьейгруппы элементов И, группу элементов ИЛИ, первый и вторые входы которых соединены соответственно с выходами элементов И первой и второй групп, а выходы элементов ИЛИ группы являются выходами преобразователя, информационный вход которого через элемент задержки соединен со счетным входом триггера, единичный выход которого соединен с первыми входами элементов.И входной группы, вторые входы которых соединены соответственно с выходами элементов И третьей группы, а выходы элементов И входной группы соответственно соединены с управляющими входами всех, кроме младшего,разрядов регистра, прямые и инверсные выходы которого соединены соответственно с первыми входами элементов И первой и второй групп, вторые входы которых соединены соответственно с выходами триггера, а вторые входы соединены ₍ с выходом последнего элемента И третьей группы, первые входы элементов И третьей группы соединены соответствующими выходами дешифратора, входы которого соединены с выходами счетчика, отличающийся тем, что. с целью повышения быстролействия. в него введены второй триггер , первый и второй элементы ИЛИ, элемент И, первый и второй переключатели, второй, третий и четвертый элементы задержки, входы которых соединены соответственно с выходами первого и второго управляющих элементов И, а выходы соединены соот- _с ветственно с первым и вторым входа- <g ми элемента ИЛИ, выход которого соединен с входами сброса всех разрядов регистра, крс?1е младшего, управляющий вход и вход сброса младшего разряда которого соединены соответственно с выходами второго и третьего элементов задержки, третьи входы элементов И первой и второй, групп соединены с выходом второго триггера и первым входом элемента И, второй вход которого соединен с выходом генератора импульсов и входами первого и второго переключателей, выходы которых соединены соответственно со счетным входом счетчика и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом элемента И, а выход второго элемента ИЛИ является тактовым выходом преобразователя и соединен с вторыми входами элементов И третьей группы и через четвертый элемент задержки соединен с входом сброса счетчика и единичным входом второго триггера, нулевой установочный вход которого соединен с выходом первого пе- . реключателя. . .

   .1070541