SU412615A1 - - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике vi может быть использовало в многоканальных преобразовател х угол-фаза- код дл  исключени  неоднозначности отсчета.

Известные устройства сопр жени  отсчетов многоканальных преобразователей угол-фаза-код содержат элементы задержки, включенные последовательно, ключи, блоки объединени  и схему переключени  каналов.

Дискретное управление зоной по влени  фазового импульса старшего отсчета осуществл етс  двум  старшими разр дами регистра кода младшего отсчета при строго определенной последовательности прохождени  фазовых импульсов младшего v. старшего отсчетов на вход устройства сопр жени , т. е. фазовый имлульс старшего отсчета поступает с выхода -ключа старшего отсчета на вход первого элемента задержки к на вход триггера управлени  только после прихода фазового импульса младшего отсчета.

Момент по влени  сигнала начала преобразовани  следующей величины, который формируетс  ключом управлени  при наличии разрешаюшего сигнала с триггера управлени , не зависит от момента по влени  фазовых импульсов этой величины и может совладать с ним по времени, т. е. на схему преобразовател  могут поступать имлульсы, передний фронт которых не совпадает с передним фронтом фазовых импульсов, сформированных формировател ми фазовых импульсов, что приводит к неоднозначности отсчета. Таким образом, недостаток указанного устройства сопр жени  отсчетов при использовании его в многоканальных преобразовател х угол-фаза-код заключаетс  в том, что погрешность преобразовани  существенно от длительности фазовых импульсов, формируемых в момент перехода синусоиды через нуль.

Цель изобретени  - уменьшение погрешности преобразовани  в момент перехода от

преобразовани  данной величины к преобразованию последующей величины.

Дл  этого предлагаемое устройство содержит блок объединени  фазовых импульсов (f+l) величины и ключ управлени  преобра

зоъапием, причем выход ключа подключен к третьему входу схемы управлени , а входы ключа-соответственно к выходу блока объединени  фазовых импульсов и схемы управлени .

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит: три последовательно соединенных элемента I, 2 i 3 задержки, причем вход первого элемента 1 задержки соедииен с выходом ключа 4 старшего отсчета и

первыми входами триггера 5 управлени  и ключа 6 схемы управлени  7, а выходы элементов I, 2 и 3 задержки соедииены соответственно е первыми входами ключей 8, 9 и 10, вторые и третьи входы ключей 6, 8, 9 и 10 подключены к нулевым и единичным плечам двух старших разр дов регистра кода младшего отсчета, а выходы ключей соедииены со входами блока 11 объедииени  отсчетов, выход которой подключен к логической схеме записи двоичного эквивалента кода старшего отсчета в регистр.

Первый вход триггера 12 старшего отсчета схемы переключени  каналов соединен со вторым входом триггера 5 управлени  и подключен к логической схеме, формируюш,ей сигнал «обнуление. Выход триггера 12 соединен с одним входом ключа 4 старшего отсчета, другой вход которого соединен со входом блока 13 объединени  фазовых импульсов старшего отсчета.

Второй вход триггера 12 старшего отсчета соединен с выходом схемы 14 объединени  фазовых импульсов младшего отсчета и входом схемы управлени  7 записью кодового эквивалента младшего отсчета.

На первый вход ключа 15 управлени  поступают импульсы с частотой /ш, второй вход этого ключа соединен с выходом триггера 5 управлени , а выход ключа 15 соединен с одним входом ключа 16 управлени  преобразованием , другой вход которого подключен к выходу блока 17 объединени  фазовых импульсов , а выход соединен с третьим входом триггеров 5 и 12 и входом 18 логической схемы переключени  каналов.

Устройство работает следуюшим образом.

В исходное состо ние схема устанавливаетс  сигналом «обнуление, который подаетс  на триггеры 5 и 12 автоматически в момент подачи питани .

Синхронизируюш,ие импульсы с частотой /ш поступают на вход ключа 15 управлени , который совместно с ключом 16 управлени  преобразованием предназначен дл  формировани  сигнала начала преобразовани  следуюш;ей величины. Однако этот сигнал на выходе ключа 15 управлени  не сформируетс , так как с триггера 5 управлени  поступает сигнал запрета.

Фазовый импульс младшего отсчета преобразуемой в данный момент времени величины с выхода блока 14 объединени  фазовых импульсов младшего отсчета поступает на перепись двоичного эквивалента углового положени  преобразуемой величины в регистр кода младшего отсчета и на триггер 12 старшего отсчета, который подготавливает ключ 4 старшего отсчета к пропусканию фазового импульса старшего отсчета преобразуемой в данный момент времени i-ой величины, поступаюш,его с выхода схемы 13. Таким образом, фазовый

импульс старшего отсчета поступает с выхода ключа 4 на вход триггера 5 после прихода фазового имнульса младшего отсчета. При этом с выхода блока 11 объединени  сопр женный фазовый импульс старшего отсчета поступает на перепись двоичного эквивалента, а с триггера 5 управлени  на ключ 15 управлени  подаетс  сигнал разрешени  формировани  сигнала начала преобразовани  последуюш;ей

(t+1) величины.

На выходе ключа 15 управлени  в обш;ем случае формируетс  сери  импульсов, поступаюших на один вход ключа 16 управлени  преобразованием, на другой вход которого с

блока 17 объединени  фазовых импульсов в данный момент подаютс  фазовые импульсы (Н-1) величины, преобразование которой происходит после окончани  преобразовани  J-ой величины, подключенной в данный момент к входу преобразовател .

Ключ 16 управлени  преобразованием представл ет собой схему запрета. В случае наличи  на выходе блока 17 последующей величины в течение момента времени, определ емого их длительностью, на выходе ключа 16 управлени  преобразованием сигнала начала преобразовани  следуюш,ей величины не будет .

Если совпадени  не наступает, то на выходе ключа 16 будет сформирован сигнал «начало преобразовани  следующей величины, который поступает на триггеры 5 и 12 дл  установки их в исходное состо ние и по цепи 18 - на логическую схему переключени  каналов .

Предмет изобретени 

Устройство сопр жени  отсчетов многоканального преобразовател  угол-фаза-код,

содержащее последовательно соединенные элементы задержки, выходы которых соединены со входами ключей управлени  разр дами регистра младшего отсчета, выходы которых Подключены к входам блока объединени  отсчетов , выход блока объединени  младшего отсчета i величины соединен со входом схемы управлени , второй вход которой подключен к выходу ключа старшего отсчета t величины и точке соединени  первого ключа управлени  разр дом регистра младшего отсчета и первого элемента задержки, а выход ключа старшего отсчета соединен с выходом блока объединени  старшего отсчета, отличающеес  тем, что, с целью уменьшени  погрешности преобразовани ,. оно содержит блок объединени  фазовых импульсов (t-f-1) величины и ключ управлени  преобразованием , причем выход ключа подключен к третьему входу схемы управлени , а входы ключа - соответственно к выходу блока объединени  фазовых импульсов и схемы управлени .