SU886190A1 - Цифровой двухфазный генератор синусоидальных сигналов - Google Patents

Description

(54) ЦИФРОВОЙ ДВУХФАЗНЫЙ ГЕНЕРАТОР СИНУСОИДАЛЬНЫХ СИГНАЛОВ

Р.

I

Изобретение относитс  к радиотехнике . и может быть использовано при построении широкодиапазонных генераторов синусоидальных колебаний, формирующих одновременно два выходных сигнала, фазовый сдвиг между которыми регулируетс  в широких пределах независимо от частоты выходного сигнала.

Известен цифровой двухфазный генератор синусоидальных сигналов, содержащий блок установки частоты, генератор сетки честоТ, блок установки фазового сдвига, блок совпадени  кодов и дл  каждого из каналов генератора последовательно соединенные счетчик импульсов, посто нное запоминающее устройство, регистр, цифроаналоговый преобразователь и фильтр нижних частот 1.

Генератор этого типа обеспечивает высокую точность воспроизведени  фазового сдвига, однако имеет ограниченный диапазон рабочих частот и относительно сложную схему обеспечени  фазового сдвига в одном из каналов.

К недостаткам генератора можно отнести также необходимость использовани  двои .ного колнчества (по числу каналов) таких

сложных и дорогих узлов, как счетчик импульсов , запоминающее устройство и цифроаналоговый преобразователь.

Известен цифровой двухфазный генератор синусоидальных сигналов, содержащий последовательно соединенные задающий генератор , накапливающий сумматор, другой вход которого подключен к выходу блока установки частоты, и сумматор кодов, другой вход которого соединен с выходом блока установки фазового сдвига, последова-тельно соединенные преобразователь кода

10 по квадрантам, посто нное запоминающее устройство, преобразователь кода по знаку, регистр сдвига, другой вход которого подключен ко второму выходу задающего генератора , и цифроаналоговый преобразрва15 тель, а также первый и второй фильтры нижних частот |2j.

Однако известное устройство недостаточно подавл ет составл ющие спектра, кратные частоте выходного сигнала и использует двойное количество (по числу каналов) 20 сложных и дорогосто п|их узлов.

Цель изобретени  - подавление составл ющих , кратных частоте выходного,сигнала , при одновременном упрощении.

Дл  этого в цифровой двухфазный генеp;iTO () скнусонднльных сигналов, содержащий последовательно соединенные задающий генератор, накапливающий сумматор, д)пгой вход которого подключен к выходу б.1ока установки частоты, и сумматор колов , другой вход которого соеди)1ен с выходом блока установки фазового сдвига, последовательно соединенные преобразователь кода по квадрантам, посто нное запоминающее устройство, преобразователь кода но знаку, регистр сдвига, другой вход которого подключен ко второму выходу задающего генератора, и цифроаналоговый преобразователь, а также первый и второй фильтры нижних частот, между первым управл ющим выходом задающего генератора и входом преобразовател  кода но квадрантам введен коммутатор кодов, кодовые входы которого подключены к выходам накапливающего сумматора и сумматора кодов , а второй выход - ко второму входу преобразовател  кода но знаку, а между выходом цифроаналогового преобразовател  и входами первого и второго фильтров нижних частот введены соответственно первый и второй блоки выборки и хранени , другие входы которых соединены соответственно со ьторым и третьим управл юпшми выходами задаюп1его генератора.

Ма фиг. 1 приведена структурна  электрическа  схема предлагаемого цифрового двухфазного генератора синусоидальных сигналов; на фиг. 2 - эпюры, по сн ющие его работу.

Цифровой двухфазный генератор синусоидальных сигналов содержит блок I установки частоты, блок 2 установки фазового сдвига, задающий генератор 3, накапливающий сумматор 4, сумматор 5 кодов, преобразователь 6 кода по квадратам, посто нное запоминающее устройство 7, преобразователь 8 кода по знаку, регистр 9 сдвига, цифроапалоговый преобразователь 10, фильтры нижних частот II и 12, коммутатор 13 кодов, блоки 14 и 15 выборки и хранени .

Устройство работает следующим образом .

Код требуемой частоты выходного сигнала фиксируетс  блоком I установки частоты и поступает на накапливающий сумматор 4, имеющий емкость N. Накапливающий сумматор 4 вырабатывает двоичный код числа, соответствующего текущей фазе выходного синусоидального сигнала. Значение этого кода нарастает ,по линейному закону по мере поступлени  на вход накапливающего сумматора 4 тактовых импульсов (фиг. 2 а) от задающего генератора 3.

Код значении фазового сдвига выходного напр жени  во втором канале .задающего генератора 3 фиксируетс  блоком 2 устаповки фазового сдвиг;, и посупает на сумматор 5 Kn;ui i. гле выполн етс  арифметическое с.)енне кола установленного

значени  фазового сдвига с кодом текущего значепи  фазы выходного сигнала, вырабатываемого накапливающим сумматором 4. Код текущего значени  фазы выходного сигнала первого канала и код с выхода сумматора 5 кодов,  вл ющийс  кодом текущего значени  фазы выходного сигнала второго канала генератора, поступают на вход коммутатора 13 кодов, представл ющего собой набор схем И-ИЛИ- -НЕ.

Коммутатор 13 кодов в течение интервалов времени tj-t, -rt,0 и так далее, равных половине периода тактовых импульсов (фиг. 26) пропускает на выход код текущего значени , фазы с выхода накапливающего сумматора 4, а в течение интервалов времени t4.- t, tio-tij и так далее (фиг. 2в) - код с выхода сумматора 5 кодов.

Далее преобразователь б кода по квадрантам в течение интервалов времени 1( . -tjg и так далее осуществл ет преоб разование по квадрантам кода текущего значени  фазы выходного сигнала первого канала , а в течение интервалов времени Ц- ty, , -ti3 и так далее - текущего значени  фазы выходного сигнала второго канала . Выходной код преобразовател  б кода по квадрантам  вл етс  адресом, по которому посто нное запоминающее устройство 7 выдает кодированное значение выходного синусоидального напр жени . Преобразователь . 8 кода по знаку преобразует этот код в зависимости от значени  знакового разр да, поступающего с выхода коммутатора 13 кодов. Регистр 9 сдвига предназначен дл  выравнивани  задержек в различ .ных разр дах кода выходного напр жени ,

поступающего с выхода преобразовател  8 кода по знаку. При этом смена кода в регистре 9 сдвига производитс  с удвоенной тактовой частотой (фиг. 2г).

В результате в моменты времени t,, t,

t,... на выходе регистра 9 сдвига устанавливаетс  код выходного напр жени  второго канала, а в моменты времени t/,, t,o - код выходного напр жени  первого канала генератора.

Преобразование кода выходного сигнала в аналоговое напр жение выполн ет цифроаналоговый преобразователь 10. При этом в интервале времени ti--t/,, ,p выходное напр жение цифроаналогового прео.бразовател  10 относитс  ко второ.му каналу генератора , а в интервале времени tj,- t,, t - t.,j - к первому каналу.

Claims (2)

1. Разделение выходного напр жени  цифроаналогового преобразовател  10 по каналам производитс  с помощью блоков И и 15 выборки и хранени , имеющих в своем составе запоминающую емкость и ключевой элемент. Управление блоком 14 выборки и хранени  осуществл етс  посчеловательностью импульсов (фиг. 2д), а блоком 15 выборки и хранени  - юслодовательностью импульсов, (фиг. 2с). При этом смена кода в регистре 9 сдвига 1гроисходит в момент времени i. в этот же момент noHBjilleTCH выброс в ступенчатом напр жении на выходе цифроаналогового преобразовател  10, св занный с неодновремепностью срабатывани  отдельных разр дов цифроаналоговЬго преобразовател  10. Однако напр жение на запоминающей емкости блока 14, а, следовательно , и на выходе второго канала не измен етс , так как ключевой элемент блока 14 закрыт. По окончании переходных процессов в цифроаналоговом преобразователе 10 (момент времени tj на фиг. 2д) ключевой элемент открываетс  и запоминающа  емкость очень быстро зар жаетс  (или разр жаетс ) до величины напр жени  на выходе цифроаналогового преобразовател  10. Далее ключевой элемент блока 14 закрываетс  (момент времени tj на фиг. 2д), а напр жение на запоминающей емкости сохран етс  неизменным в течение следующего полупериода тактовых импульсов до момента времени tg. Спуст  некоторое врем  (момент времени t) происходит очередна  смена информации в регистре 9 сдвига, а, следовательно , изменение напр жени  на выходе цифроаналогового. преобразовател  10, сопровождаемое переходным процессом, по окончании которого (момент времени tg на фиг. 2 е) открываетс  ключевой.. элемент блока 15 выборки и хранени . При этом запоминающа  емкость блока 15 быстро зар жаетс  (или разр жаетс ) до величины напр жени  на выходе цифроаналогового преобразовател  10. Далее ключевой элемент блока 15 закрываетс  (момент времени t на фиг. 2е), а напр жение на запомииающей емкости и на выходе первого канала генератора сохран етс  неизменным в течение очередного полупериода тактовых импульсов , и так далее. Таким образом выходное напр жение цифроаналогового преобразовател  10 оказываетс  разделенным по двум каналам. Выходы блоков 14 и 15 соединены со вхо дами фильтров II и 12 нижних частот, осуществл ющими фильтрацию ступенчатого напр жени  Таким образом, предлагаемое устройство значительно проще известных, так как не требует применени  двойного ко .личества таких сложных и дорогосто щих узлов, как посто нное запоминающееустройство 7 и цифроаналоговый преобразователь 10, обеспечива  в то же врем  высокие технические характеристики,в том числе и подавленно составл ющих,кратных частоте выходного сигнала. Кроме того, существенно упропшетс  прсдлгпаемый генератор из-за исключени  из его состава второго регистра сдвига, а исключение вторичных преобразователей кодов компенсируетс  введением коммутатора 13 кодов. Упрощение схемы предлагаемого генератора приводит также к повышению надежности его работы, сокращению потреблени  мощности, уменьщению веса и габаритов. Схема предлагаемого генератора может быть положена в основу многофазового цифрового генератора синусоидальных сигналов . При этом количество каналов генератора будет ограничиватьс  быстродействием цифроаналогового преобразовател  10 и посто нного запоминающего устройства 7. Формула изобретени  Цифровой двухфазный генератор синусоидальных сигналов, содержащий последовательно соединенные задающий генератор, накапливающий сумматор, другой вход которого подключев к выходу блока установки частоты, и сумматор кодов, другой вход которого соединен с выходом блока установки фазового сдвига, последовательно соединенные преобразователь кода по квадрантам, посто нное запоминающее устройство, преобразователь кода по знаку, регистр сдвита,.другой вход которого подключен ко второму выходу задающего генератора, и цифроаналоговый преобразователь, а также первый и второй фильтры нижних частот, отличающийс  тем, что, с целью подавлени  составл ющих, кратных частоте выходного сигнала, при одновременном упрощении, между первым управл ющим выходом задающего геиератора и входом преобразовател  кода по квадрантам введен коммутатор кодов, кодовые входы которого подключены к выходам накапливающего сумматора и сумматора кодов, а второй выход - Лэ второму входу преобразовател  кода гто знаку, а между выходом цифроаналогового преобразовател  и входами первого и второго фильтров нижних частот введены соответственно первый и второй блоки выборки и хранени , другие входы которых соединены соответственно со вторым и третьим управл ющими выходами задающего генератора. Источники информации,. прин тые во внимание при экспертизе 1.Патент США № 3735269, кл. Н 03 В 19/00, 1973.
2. 2.R. Н. Hosking «А unique synthesizer and its advantages. Сб. «FJectro/76 Profess. Program Boston, Massachnsettsi 1976, p. 6 (прототип)..

   быход

   дыхов

   Т

   Такт

   а

   4

   ts teiyy /2

   П

   - t

   Чз

   7 . fO

   Ю

   0UZ.i