SU1626314A1

SU1626314A1 - Цифровой синтезатор сигналов

Info

Publication number: SU1626314A1
Application number: SU884445186A
Authority: SU
Inventors: Николай Гаврилович Батурин; Леонид Владимирович Бондарь; Николай Викторович Горшков; Юрий Михайлович Романов
Priority date: 1988-06-20
Filing date: 1988-06-20
Publication date: 1991-02-07

Abstract

Изобретение относитс к радиотехнике. Цель изобретени - повышение быстродействи и обеспечение внутриимпульсной манипул ции фазой формируемых линейно- частотно-модулированных сигналов. Цифровой синтезатор сигналов содержит первый накопитель 1, формирователи 1 у равл ющих сигналов, второй накопитель 3, комбинационный сумматор 4, регистр 5 пам ти , блок 6 пам ти, цис| p03H-innrri uii - обраэователь (ЦАП) 7. полосовой Я Формирователь 2 состоит из генератора гм пульсов, двоичного с1 ет1П Кэ, пс-рв го f r пам ти, первого коммутатора, второго см мутатора и второго блока пам ги. На выхода первого накопител 1 формируютс кы приращений фазы формируемых за один такт работы устройства. Н/ вихпде второго накопител 3 формируютс кодп фазы синтезируемого сигнала вдиг; речные моменты времени. Результирующий когд фазы фиксируетс в регистре 5 и поступает на входы блока 6 пам ти, где хранитс преобразовани в функцию синуга. амплитудных выборок преобразуют п ЦАП 7 в аналоговую величину 1 зп ли, 2 ил. (Л

Description

где KH-IKI (r) - выходной код первого накопител 1 в зз псимости от такта работы устройства . Таким образом на выходе первого накопител 1 формируютс коды приращений фазы формируемых сигналов за один такт работы устройства Указанные коды поступают на вход второго накопител 3, где осуществл етс их суммирование. На выходе второго накопител 3 формируютс коды фазы синтезируемого сигнала в дискретные моменты времени, численное значение которых определ етс соотношением

нп

2

(r)S(KuJHj+2 К/г)

г - 1г 1 J

N

fint U- 2(КОЦ + I Кд) . (6) |N| r 1r 1j

При JTGM второе слагаемое в правой части выражени (6) реализуетс автоматически путем переполнени второго накопител 3, емкость которого эквивалента 2л. Таким образом на выходе второго накопител 3 формируетс последовательность кодов фазы, численные значени которых измен ютс в соответствии с законом полинома второй степени, что соответствует синтезу личейно-частотно-модулированно- го сигнала В комбинационном сумматоре 4 выходньн коды второго накопител 3 суммируютс с кодом фазового сдвига К , который поступает с п того выхода формировател 2. В течение длительности формируемого сигнала код фазового сдвига K/Vfl на п том выходе формировател 2 несколько раз измен етс . Количество манипул ций фазы и элементарных частей в формируемом сигнале определ етс числом двоичных разр дов i, которые используютс дл адресации второго блока 14 пам ти в формирователе 2. Таким образом, на выходе комбинационного сумматора 4 формируетс последовательность кодов фазы, котора соответствует закону изменени фазы сложного линейно-частотно-модулированного фазоманипулированного сигнала и описываетс выражением

где 1/.1 (r) - кодообразующа последовательность .

Результирующий код фазы К (г) формируемого сигнала фиксируетс синхронизирующими импульсами в регистре 5.

Сформированные коды фазы Ку (г) формируемого сигнала с выхода регистра 5 поступают на входы адресации блока 6 пам ти, в котором записана таблица преобразовани , соответствующа функции синуса. Таким

образом в блоке 6 пам ти осуществл етс преобразование фаза-синус и на его выходе формируютс коды амплитудных выборок синтезируемого линейно-частотно- модулированного фазоманипулироваиного

сигнала. Указанные коды поступают на вход ЦАП 7, где преобразуютс в соответствующую аналоговую величину. В результате этого на выходе ЦАП 7 формируетс дискретный сигнал. Переход от дискретного к

непрерывному сигналу осуществл етс с помощью полосового фильтра 8, полоса пропускани которого согласована с полосой частот формируемого сигнала.

Процесс формировани линейно-частотно-модулированного фазоманипулиро- ванного сигнала заканчиваетс в момент установлени на третьем выходе двоичного счетчика 10 низкого уровн напр жени .

При этом содержимое старших q разр дов двоичного счетчика 10 измен етс на единицу и соответ ственно измен етс код адресации первого блока 11 пам ти. Последнее приводит к тому, что на первом и втором

выходах формировател 2 формируютс новые коды скорости частотной модул ции К а и начальной частоты Код последующего формируемого сигнала. Далее процесс установки цифрового синтезатора сигналов

в исходное состо ние и формировани выходного сигнала аналогичен описанному. Можно формировать линейно-частотно-модулированные сигналы без внутриимпульс- ной фазовой манипул ции. Это достигаетс

в том случае, если с второго выхода первого блока 11 пам ти на управп ющий вход второго блока 14 пам ти поступает запрещающий сигнал, под действием которого в теиение всей длительности линейно-частотно-модулированного сигнала на выходах второго блока 11 пам ти формируетс нулевой код фазового сдвига.

Таким образом, цифровой синтезатор сигналов обладает широкими функциональными возможност ми и позвол ет осуществл ть внутриимпульсную фазовую манипул цию в формируемом сигнале. Кроме того, цифровой синтезатор сигналов обладает быстродействием, так как реализована минимальна по аппаратурным затратам структура вычислител кодов фазы формируемого линейно-частотно-модулированного сигнала. В данном случае вычислитель кодов фазы состоит из двух последовательно включенных первого и второго накопителей 1 и 3, синхронизаци которых осуществл етс одновременно от одного формировател 2, т.е. при вычислении кодов фазы формируемого сигнала, преобразовани кодов фазы в коды амплитуды и цифроаналоговым преобразовании используетс конвейерный метод вычислений . Повышение быстродействи устройства достигаетс путем соответствующего разделени необходимых вычислительных операций по различным тактам работы устройства. Например, если передним фронтом очередного синхронизирующего импульса в регистр ЦАП 7 записываетс код амплитуды дл момента времени tr, то этим же синхроимпульсом в регистр 5 записываетс код фазы сигнала дл момента времени (tr + Т), в регистр второго накопител 3 записываетс код фазы формируемого сигнала дл момента времени (tr + 2Т), а в регистр первого накопител 1 записываетс код приращени фазы формируемого сигнала дл момента времени (tr + ЗТ).

Использование конвейерного метода вычислений позвол ет добитьс максимального быстродействи устройства в целом. Минимальный период импульсов синхронизации в данном случае определ етс максимальным временем выполнени одной из необходимых операций. В предлагаемом устройстве наибольшее врем необходимо дл выполнени операции суммировани в первом или втором накопител х 1 и 3, разр дность которых не менее двадцати двоич- ных разр дов. Поэтому минимальное значение периода синхронизирующих импульсов предлагаемого устройства определ етс соотношением

Т 1сл ,

(8)

где ten - врем выполнени операции сложени в накапливающем сумматоре (накопителе );

t - врем сложени в комбинацион- ном сумматоре;

t3 - врем задержки в буферном регистре , вход щем в состав первого или второго накопител 1,3.

Claims

01. Цифровой синтезатор сигналов, содержащий последовательно соединенные первый накопитель и второй накопитель, последовательно соединенные блок пам ти , цифроаналоговый преобразователь и по5 лосовой фильтр, отличающийс тем, что, с целью повышени быстродействи и обеспечени внутриимпульсной манипул ции фазой формируемых линеино-частотно- модулированных сигналов, введен

0 формирователь управл ющих сигналов, а между выходом второго накопител и входом блока пам ти введены последовательно соединенные комбинационный сумматор и регистр пам ти, первый и второй выходы

5 формировател управл ющих сигналов подключены соответственно к первому и второму входам первого накопител , вход синхронизации которого объединен с входами синхронизации второго накопител ,

0 регистра пам ти и цифроаналогового преобразовател и подключен к третьему выходу формировател управл ющих сигналов, четвертый выход которого соединен с установочным входом второго накопителе и с

5 установочным входом регистра пам ти, а второй вход комбинационного сумматора подключен к п тому выходу формировател управл ющих сигналов.
2. Синтезатор по п. 1. о т л и ч а ю щ и й0 с тем, что формирователь управл ющих сигналов содержит последовательно соединенные генератор импульсов, двоичный счетчик, первый блок пам ти и первый коммутатор , второй коммутатор, первый вход

5 которого подключен к выходу генератора импульсов, второй блок пам ти, первый и второй входы которого соединены соответственно с вторым выходом двоичного счетчика и вторым выходом первого блока

0 пам ти, второй вход первого коммутатора объединен с вторым входом второго коммутатора и подключен к третьему выходу двоичного счетчика, третий выход первого блока пам ти, выход первого коммутатора,

5 выход второго коммутатора, третий выход двоичного счетчика и выход второго блока пам ти вл ютс соответственно первым, вторым, третьим, четвертым и п тым выходами формировател управл ющих сигналов .

Ф

Фиг. 2