SU1322458A1

SU1322458A1 - Регистр последовательного приближени

Info

Publication number: SU1322458A1
Application number: SU843801849A
Authority: SU
Inventors: Леонид Владимирович Челпанов
Original assignee: Предприятие П/Я Г-4746
Priority date: 1984-10-10
Filing date: 1984-10-10
Publication date: 1987-07-07

Abstract

Изобретение относитс к области вычислительной техники, в частности может быть использовано в аналого-цифровых преобразовател х поразр дного уравновешивани . Изобретение позвол ет повысить надежность и упростить схемотехническую реализацию регистра последовательного приближени путем использовани в каждом разр де JK-триггера по типу «основной-вспомогательный и двух элементов И на каждый разр д, кроме последнего. Входы перво го элемента И каждого разр да соединены с шиной управлени и единичным выходом JK-триггера этого разр да, выход первого элемента И подключен к К-входу триггера. Пр мые выходы предыдущих триггеров подключены к J-выходу последующих триггеров . Входы вторых элементов И подключены к тактовому и нулевому выходам последующего триггера, а выход этого элемента соединен с триггером своего разр да. Тактовые импульсы поступают на тактовый вход последнего разр да. К-вход триггера последнего разр да соединен с щиной логического нул , а J-вход триггера первого разр да - с щиной логической единицы. 1 ил. &amp; (Л ел К5 Ю Nj СЛ 00

Description

Изобретение относитс к вычислительной технике и может быть использовано в аналого-цифровых преобразовател х поразр дного уравновешивани .

Цель изобретени - повышение надежности и упрощение схемотехнической реализации регистра последовательного приближени .

На чертеже представлена функциональна схема регистра последовательного приближени .

Регистр последовательного приближени содержит элементы И 1-6, JK-триггеры 7-10, шины 11 начальной установки, шину 12 управлени , 13 логической единицы, 14 логического нул и 15 тактовых импульсов .

Регистр последовательного приближени работает следующим образом.

Все JK-триггеры 7-10 переключаютс в нулевое состо ние воздействием на входы R импульса с шины 11 начальной установки. Первый тактовый импульс с шины 15 тактовых импульсов проходит последовательно через элементы И 6, 5, 4 на тактовые входы всех JK-триггеров 7-10 и по заднему фронту переключает в единичное состо ние JK- триггер 7, у которого J-вход подключен к шине логической единицы. Второй тактовый импульс также воздействует на тактовые входы всех JK-триггеров 7-10 и по его заднему фронту переключаетс в единичное состо ние JK-триггер 8. Аналогично устанавливаютс в единичное состо ние остальные триггеры регистра.

При работе регистра в составе аналого- цифрового преобразовател сигнал на шине 12 управлени , соответствуюц 1ий логической единице, свидетельствует о перекомпенсации , и одновременно с установкой в единицу очередного триггера предыдущий триггер должен устанавливатьс в «О.

Рассмотрим случай, когда необходимо отработать код 1100 на шине 12 управлени .

До начала отработки все JK-триггеры 7 - 10 перевод тс в состо ние «О. По первому элементу кода JK-триггер 7 переключаетс в единичное состо ние, остальные триггеры остаютс в состо нии «О. По второму элементу кода JK-триггер 8 переключаетс в единичное состо ние, JK-триггер 7 переводитс в состо ние «О, остальные триггеры остаютс в состо нии «О. По третьему элементу кода JK-триггер 9 переключаетс в единичное состо ние, JK-триггер 8 переключаетс в состо ние «О, остальные триггеры остаютс в состо нии «О. По четвертому элементу кода JK-триггер 10 переключаетс в единичное состо ние, JK-триггер 9 остаетс в единичном состо нии, JK-триггеры 7 и 8 остаютс в состо нии «1. Таким образом , на регистре устанавливаетс код ООП, обратный коду на шине 12 управлени . В последнем младшем разр де устанавливаетс состо ние «1, что соответствует измерению с избытком.

Claims

Формула изобретени

Регистр последовательного приближени ,

каждый разр д которого, кроме последнего, содержит первый и второй элементы И, первый вход первого элемента И каждого разр да подключен к шине управлени , шину начальной установки и шину тактовых

импульсов, отличающийс тем, что, с целью повышени надежности и упрощени схемотехнической реализации, каждый из разр дов содержит JK-триггер, тактовый вход JK-триггера каждого разр да, кроме последнего , соединен с выходом второго элемента И

первый и второй входы которого соединены соответственно с тактовым входом и нулевым выходом JK-триггера последующего разр да, тактовый вход JK-триггера последнего разр да подключен к шине тактовых импульсов, единичный выход JK-триггера

каждого разр да соединен с J-входом JK- триггера последующего разр да и с вторым входом первого элемента И, выход которого подключен к К-входу JK-триггера своего разр да, причем J-вход JK-триггера первого разр да и К-вход JK-триггера последнего разр да подключены соответственно к шинам логической единицы и логического нул , а шина начальной установки соединена с R-входами JK-триггеров всех разр дов .