Предлагаемый двухканальный преобразователь содержит в каждом канале устройство сравнени , делитель напр жени , входы которого соединены с ключами, и триггерный регистр, входы которого соединены с входами ключей, нулевые входы - с элементами совпадени , а также дополнительные элементы запрета, а в каждом разр де - дополнительный триггер, два элемента запрета, элемент ИЛИ и дополнительный элемент совпадени . При этом единичный вход дополнительного триггера подключен к соответствующему выходу одного из триггеров данного разр да, а нулевой - к выходу дополнительного элемента совпадени , входы которого соединены с единичными выходами триггеров смежного младшего разр да. Выход дополнительного триггера подключен к первым входам элементов совпадени и запрета данного разр да , вторые входы которых соединены попарно и подключены к выходам дополнительных элементов запрета, своимп входами подключенных к выходам устройств сравнени . Третьи входы элементов запрета соединены с единичными выходами соответствующих триггеров данного разр да, а выходы через элемент ИЛИ - с единичными входами триггеров смежного младшего разр да. Осооенностью устройства вл етс то, что в него введены донолнительные устройства сравнени и источник эталонного напр жени , элементы ИЛИ, И и элемент задержки, блок логики, вход которого соединен с выходом элемента И, один вход которого через элемент задержки и элемент ИЛИ подключен к единичным входам первого и второго триггеров каждого разр да триггерного регистра, второй вход через дополнительное устройство сравнени соединен с выходами делителей напр жени и выходом дополнительного источника эталонного напр жени . На чертеже представлена функциональна схема устройства. Устройство содержит устройства 1, 2 сравнени , дополнительное устройство 3, источник 4 эталонного напр жени t/ai, дополнительный источник 5 эталонного напр жени t/эт - мл.р., элементы 6, 7 запрета , делители 8, 9 напр жени , ключи 1и- 13, триггерный регистр 14 с триггерами 15-18, логическую схему 19, устройство 20 управлени , элемент ИЛИ 21, блок 22 логики, элемент И 23, элемент 24 задержки . Измер емое напр жение поступает на первые входы схем 1 и 2, вторые входы которых подключены к выходам делителей 8 и 9 соответственно. Входы ключей 10, 12 соответственно соединены с единичными выходами триггеров 15, 17, регистра 14, входы ключей 11, 12 - соответственно с нулевыми выходами триггеров 16, 18 регист ра 14. Единичные и нулевые выходы триггеров 15-18 соответственно соединены с входами логической схемы 19, остальные входы которой соответственно св заны с выходами элементов 6, 7 запрета, входы которых подключены к выходам двух устройств сравнени . Блок 19 управл ет работой регистра 14. Устройство работает следуюш,им обраВ исходном состо нии триггеры 15-18 регистра 14 устанавливаютс от устройства 20 импульсом «установка «О и компенсационное напр жение на втором входе устройства 1 сравнени равно нулк), а компенсационное напр жение на втором входе устройства 2 сравнени - максимальному компенсационному напр жению. Во врем нреобразовани компенсационные напр жени измен ютс противофазно. В процессе поразр дного уравновешивани нанр жени на выходах делителей 8 и 9 .приближаютс по амплитуде к величине напр жени t/изм н в последнем такте уравновешивани станов тс равными этому напр жению с погрешностью, не превышаюш,ей величины младшего разр да компенсационного напр жени . На каждом такте преобразовани производитс контроль работы преобразователей кода в напр жение. При этом единичные эходы триггеров 15, 16 и 17, 18 попарно соединены между собой и соответственно подсоединены к входам элемента 21. Сигнал с выхода элемента 21 через элемент 24 поступает на вход элемента 2б, который производит опрос устройства 3. При работоспособном состо нии преобразователей на выходе устройства 3 импульс отсутствует. При неработоспособном состо нии преобразователей (например, обрыв или КЗ резисторов , ключей) на выходе устройства 3 формируетс импульс, который через элемент 23 поступает в блок 22 как импульс «не годен, который индицируетс , регистрируетс , используетс дл восстановлени устройства (при наличии резерва) дл реконфигурации схемы и т. п. При этом увеличиваетс достоверность контрол на Каждом такте преобразовани в целом. Формула изобретени Двухканальный аналого-цифровой преобразователь по авт. св. № 517997, отличаюш ,нйс тем, что, с целью повышени достоверности контрол на каждом такте преобразовани , в него введены дополнительные устройства сравнени и источник эталонного напр жени , элементы ИЛИ, И и элемент задержки, блок логики, вход которого соединен с выходом элемента И, один вход которого через элемент задержки и элемент ИЛИ подключен к единичным входам первого и второго триггеров каждого разр да триггерного регистра, второй вход через дополнительное устройство сравнени соединен с выходами делителей напр жени и выходом дополнительного источника эталонного напр жени . ., Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 517997, кл. Н ОЗК 13/17, 1976.