SU780188A1 - Многоканальный аналого-цифровой преобразователь - Google Patents

Description

единен с выходом элемеита 2И-п ИЛИ, при этом первый вход первого блока сравнени  соединен с первыми входами п-1 блока сравнени , а вторые входы п блоков сравнени  соединены СП шинами входных сигналов,при этом выходы п блоков сравненн  соединены соответственно со входами регистра, выходы которого соединены соответственно с первыми входами элемента ИЛИ, вторые входы которого соединены соответственно с выходами блока иэбирани , второй вход которого соединен с шиной адресаканала.

На чертеже представлена структурна  схема многоканального аналогоцифрового преобразовател .

Преобразователь содержит тактовый генератор 1 импульсов, блок 2 режимов , распределитель 3, блок 4 управлени , регистр 5 преобразовани , циф1РОаналоговый преобразователь 6, блоки 7 сравнени , регистр 8/элемент 2И-П ИЛИ 9, блок 10 избирани , шину 11 адреса канала, ыину 12 управл ющего входа блока режимов.

Работа многоканального аналогоцифрового преобразовател  осуществл етс  после предварительного занесени  в блдк режимов кода команды, котора  может соответствовать одному йэ следующих основных режимов работк преобразовател ;

а)преобразование по заданному адресу;

б)определение максимума;

в)определение минимума-,г )определение потенциалов заданного диапазона.

В режиме п С5еобразовани  по заданному адресу на входной регистр блока избира1йи  заноситс  код адреса изби e sftiKAfiSina , по которому отпира %тс  элемент совпадени  2И - п ИЛИ, соответствующий этому каналу.

В каждом такте по сигналам с блока режимов производитс  предварительна  установка в б регистра 8. в результате сравнени  аналоговых сигналом 0 с компёнсируи ц М напр жением 0 сигналами с блокоа сравнени  переключ-аютс  в 1 триггеры регистра 8 тех каналов , дл  которых вЫпол-; н ётс  условие U(j.- Элемент 2И-п I ИЛИ пропускает на вход бло.ка 4 управлени  сигналы с выхода триггера регистра 9 избранного канала. По этим сигналам осу11ествл етс  поразр дное уравновешивание измер емого сигнала компенйИругацим напр жением, в результате чего в регистре 5 преобразовател  образуетс  код напр жени , избранного по заданному адресу . канала.

В режиме определени  максимума по сигналу с блока реу симов блок избираНи  отпирает все п элементы 2И - п ИЛИ. По сигналам с блока режимов в ксОкдом такте перед, сравнением п зоиз-г

водитс  предварительна  установка в О регистра 8. При соотношении K. результате сравнени ,вс триггеры регистра 8 остаютс  в нулевом состо нии, на выходе элемента 2И-П ИЛИ остаетс  сигнал О и блок управлени  осуществл ет уменьшение напр жени  U«. При соотношении и, ,.триггеры регистра 8 каналов , дл  KOTOftax выполн етс  это неравенство , переключаютс  в 1, на выходе элемента 2И-п ИЛИ, по вл етс  сигнал 1 и блок управлени  по сигнё лу осуществл ет увеличение нап{э жёни  .

Таким образом, в процессе преобразовани  осуществл етс  уравновешивание компенсирующим напр жением максимального напр жени , но поскольку веса разр дов уменьшаютс  по двоичному закону, то компенсирующее напр жение будет приближатьс  к максимальному значению и в регистре преобразовател  образуетс  код максимального напр жени .

В режиме определени  минимума по сигналам с блока 2 рехшмов в блоке 4 управлени  используютс  инверсные значени  сигналов с выхода элемента 2И-П ИЛИ 9, блок избирани  отпирает все элементы 2И-п ИЛИ, при этом все триггеры регистра 8 устанавливаютс  в 1 в каждом такте перед сравнением .

ЕСЛИ в текущем такте поразр дного уравновешивани  имеет место неравенство UXAAMH и, то все триггеры регистра 8 сигналами 1 с блоков сравнени , поступающими на их счетные входы, переключаютс  в О. На выходе элемента 2И-п ИЛИ по вл етс  О и блок управлени  по инверсным значени м этого сигнала производит потактНое увеличение компенсирующег напр жени  UK ДО тех пор, пока оно не превысит значени  U,/v,,f .

При U|. , хот  бы в одном канале, на выходе соответствующего блока сравнени  по витс  сигнал О в результате чего на соответствующих триггерах регистра останетс  1 и,следовательно,на выходе 2И-п ИЛИ будет тоже сигнал 1, по которому блок управлени  будет осуществл ть в данном режиме потактное уменьшение компенсирующего напр жени  Un до тех пор, пока оно не станет меньше напр жени  Uj;,,,, но поскольку веса разр дов уменьшаютс  п двоичному закону, то компенсирующее напр жение будет приближатьс  к минимальному значению.

Таким образом, в процессе преобразовани  осуществл етс  уравновешивание минимального напр жени , а в регистре 5 преобразовател  образуетс  код.минимального напр жени .

Claims (1)

1. В режиме определени  потенциалов в заданном диапазоне 14-U блокиру ётс  работа блока управлени , блок избирани  отпирает все элементы 2И-П ИЛИ, и все триггеры регистра 8 устанавливаютс  в О. В регистр преобразовани  заносит с  код напр жени  U, аналоговьй эквивсшент этого кода сравниваетс  бло ками сравнени  с сигналами каналов. В результате сравнени  в 1 устанавливаютс  те триггеры регистра 8, дл  каналов которых выполн етс  условие DX и. Затем в регистр преобразовани  заноситс  код напр жени  U и напр жение , соответствуючдее этому коду, сравниваетс  блоками сравнени  с сиг налами каналов. В результате сравнени  на входы регистра 8 поступают с блоков сравнени  сигналы 1 тех ка налов ,дл  которых выполн етс  условие 1/ и. Этими сигналами,поступающими на счетные входы триггеров, переключаютс  в 1 триггеры регистра 8, находившиес  в О, и переключаютс  в О триггеры регистра 8, ранее установленные в 1. Таким образом, в 1 остаютс  триггеры тех каналов, напр жение которых ограничено уровн ми и и Uj. Затем устройство переключаетс  в режим съема информации и поочередным считывание.м с триггеров регистра 8 производитс  съем полученной информации , при котором с регистра 8 блокируетс  работа блока управлени  и отпираютс  элементы.2И-П ИЛИ того канала, адрес которого занесен на входной регистр блока избирани . Таким образом, при поочередном опросе каналов на выходе элемента 2И-П ИЛИ по вл ютс  выходные сигналы триггеров регистра 8 тех каналов,откуда производитс  их считывание. Таким образом, использование предлагаемого многоканального аналого-цифрового преобразовател  в аналого-цифровых вычислительных комплексах позволит в процессе прнэ .образовани  информации осуществл ть первичную обработку этой информации,В результате этого существенно упрощаютс  и ускор ютс  операции определени  экстремальных значений Функции, нахождени  адресов, экстремальных значений функции и построени  эквипотенциальных линии, что ведет к увеличению производительности указанных комплексов. Формула изобретени  Многоканальный аналого-цифровой преобразователь, содержащий тактовый генератор импульсов, блок избирани , распределитель, выход которого соединен с первым входом блока управлени , выход которого через регистр преобразовани  соединен со входом цифроаналогового преобразовател , выход которого соединен с первым входом первого блока сравнени ,о т л и ч а ю щ и и.с   тем, что, с целью расширени  функциональных возможностей преобразовател , введены блок режимов, элемент 2И-п ИЛИ,регистр , п-1 блоков сравнени , причем выход тактового генератора соединен с первым входом блока режимов,второй вход которого соединен с тиной управл ющего входа блока режимоп,порвый выход соединен с управл к цим входом регистра,второй выход - с первым входом блока избирани , третий выход - со входом распределител , а четвертый выход - со вторым входом блока управлени , третий вход которого соединен с выходом элемента 2И-п ИЛИ, при этом первый вход первого блока сравнени  соединен с первыми входами п-1 блока сравнени , а вторые входы п блоков сравнени  соединены с п тинами входных сигналов, при этом пыходы п блоков сравнени  соединены соответственно со входами регистра, выходы которого соединены соответственно с первыми входами элемента 2И-П ИЛИ, вторые входы которого соединены соответственно с выходами блока избирани , второй вход которого соединен с шиной адреса канала. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 330539, кл. И 03 К 13/17, 21.07.69.