SU1624693A1 - Преобразователь код-напр жение - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  создани  систем контрол  метрологических характеристик. Целью изобретени   вл етс  повышение точности преобразовател  код-напр жение. Преобразователь код-напр жение содержит регистр, два блока сравнени  кодов, задат- чик кода, элемент НЕ, элемент ИЛИ, цифровой сумматор, блок вычитани  кодов, два коммутатора, два преобразовател  кода в широтно-импульсный сигнал, три ключа, два источника образцового напр жени , аналоговый сумматор, фильтр, блок управлени , генератор импульсов, шины входного кода и выходную шину. Повышение точности преобразовател  достигаетс  за счет уменьшени  амплитуды пульсаций дл  возможных значений входного кода в заданном диапазоне преобразовани . 1 ил. сл с

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при разработке высокоточных цифроаналоговых и аналого-цифровых преобразователей .

Цель изобретени  - повышение точности преобразовател .

На чертеже представлена структурна  электрическа  схема преобразовател  код- напр жение.

Преобразователь код-напр жение содержит регистр 1, блоки 2,3 сравнени  кодов , задатчик 4 кода, элемент 5 НЕ, элемент 6 ИЛИ, цифровой сумматор 7, блок 8 вычитани  кодов, коммутаторы 9,10, преобразователи 11,12 кода в широтно-импульсный сигнал, ключи 13,14, источники 15,16 образцового напр жени , ключ 17, аналоговый сумматор 18,фильтр 19, блок20управлени :

генератор 21 импульсов, шины 22 входного кода, выходную шину 23.

Преобразователь код-напр жение работает следующим образом.

По сигналу блока 20, представл ющего собой генератор коротких импульсов с периодом много большим периода преобразователей 11,12, преобразуемый код Nx по шинам 22 записываетс  в регистр 1. Код регистра 1 разбит на две группы. Группа старших разр дов содержит щ разр дов, группа младших разр дов П2 разр дов. На первом выходе двухразр дного задатчика кода 4 установлен сигнал 1, а на втором выходе - сигнал О. Таким образом, благодар  соответствующим св з м задатчика кода 4 на первых входах блока 2 задан т- разр дный код 11 ...1, на вторых входах блока 3 задан п2-разр дный код 00,. .,0, на вторых входах цифрового сумматора 7 задан поразр дный код 00,...,01, на вторых входах блока 8 задан (п2+1)-разр дный код 100,...,0. На вторые входы блока 2 поступает п 1-разр дный код N1 старшей группы разр дов преобразуемого кода, на первые входы блока 3 поступает поразр дный код N2 младшей группы разр дов преобразуемого кода. На вход элемента НЕ 5 поступает одноразр дный код N3, состо щий из старшего п-го разр да преобразуемого кода.

Таким образом, если выполн етс  хот 

бы одно из условий N3 О, N1 111, N2

000, то на выходе элемента ИЛИ 6 по витс  сигнал 1, под воздействием которого коммутатор 9 подключает код N1 ко входам преобразовател  11, коммутатор 10 подключает код N2 ко входам преобразовател  12, ключ 17 подключает широтно-им- пульсный сигнал с амплитудой Е2 и скважностью N2/N2H, ко второму суммирующему входу аналогового сумматора 18, на первый суммирующий вход которого поступает широтно-импульсный сигнал с амплитудой EI и скважностью N1/N1H./N2H и N1H номинальные значени  кодов второй и первой групп. Напр жени  Е2 и EI выбирают равными

(2n2-1)UH

2п-1

(2 п - 1 - 2 2 - 1 ) Цн 2п-1

Е2

EI

где UH номинальное значение выходного напр жени  преобразовател  код-напр жение .

На выходе преобразовател  код-напр жение устанавливаетс  напр жение, равное

N2 +F N1 N2H 1 М1„

Е2

Если ни одно из условий N3 0, N1

11,...,1, N2 000, не выполн етс , то

будет происходить следующее. На выходе цифрового сумматора 7 будет код N4 N1 + 00,...,1, на выходе блока 8 вычитани  кодов будет код N5, равный разности между кодом на вторых его входах и первых входах, т.е.

N5 1000-N2,

на выходе элемента ИЛИ 6 будет сигнал О, который подключит код N4 к входам преобразовател  11 кода в широтно-импульсный сигнал, код N5 - к входам преобразовател  12, а выход ключа 14 через ключ 17 к вычитающему входу аналогового сумматора 18. Таким образом, на выходной шине 23 преобразовател  код-напр жение будет присутствовать посто нный сигнал

-Е2

N5

N2H

+ Ei

N4 N 1Н

5

Е2

N2

+ EI-V

N 1

N2H - N1H Представление сигнала U выражениемс N5 . г. N4 - Е 2 Е 1уменьшает пульса (М 2НIM 1н

ции по сравнению с представлением его

0 выражением

с N2 , ,- N 1 Е21Т27 + Е1ШГ- так как код N4 на единицу больше, чем N1. Амплитуда пульсаций выходного сигнала

5 достигает своего максимума при скважности широтно-импульсных сигналов 0,5, что соответствует равенству N1 Жн, и уменьшаетс  с увеличением кода на входе преобразовател  кода в широтно-импульсный

0 сигнал от N1H/2 до N1H. Это происходит

вследствие того, что код N4 N1 + 001.

Рассмотрим случай, когда Он 63в, п 6, m 3, n2 3, N1H 111, N2H 111. NX 101100, при этом N1 101 - код стар5 ших разр дов, N2 100 - код младших разр дов , N3 1. Тогда EI 56в, Е2 7в. Услови  N3 О, N1 111, N2 000 не выполн ютс . Код N4 будет равен 110 (дес тичный эквивалент 6), а код N5 будет равен 100 (дес ти0 чный эквивалент 4).

Из рассмотренного примера видно.

что сигнал U -Е 2

N5

+ EI

N4

равен

N2H - N 1Н 5 44в,также как исигнал Е г -грг1- Е 1 ---т- ,

но пульсации от широтно-импульсного сигнала кода N4 меньше, чем от сигнала, соответствующего коду N1.

Claims (1)

1. 0 Формула изобретени 

   Преобразователь код-напр жение, содержащий регистр, информационные входы которого  вл ютс  шиной входного кода, а вход синхронизации объединен с первыми

   входами управлени  первого и второго преобразователей кода в широтно-импульсный сигнал и подключен к выходу блока управлени , фильтр, выход которого  вл етс  выходной шиной, а вход соединен с выходом

   аналогового сумматора, первый суммирующий вход которого соединен с выходом первого ключа, первый и второй источники образцового напр жени , выходы которых соответственно подключены к информационным входам первого и второго ключей, управл ющие входы которых соответственно соединены с выходами первого и второго преобразователей кода в широтно-импульсный сигнал, вторые входы управлени  которых объединены и подключены к выходу генератора импульсов, отличающийс  тем, что, с целью повышени  точности преобразовател , в него введены первый и второй коммутаторы, третий ключ, цифровой сумматор, блок Ёычитани  кодов, элемент НЕ, элемент ИЛИ, задатчик кода и первый и второй блоки сравнени  кодов, первые группы входов которых соответственно объединены с первыми группами информаци- онных входов первого и второго коммутаторов и соответствующими группами входов цифрового сумматора и -блока вычитани  кодов и подключены к соответствующим выходам старших и младших раз- р дов регистра, а выходы первого и второго блоков сравнени  кодов соответственно подключены к первому и второму входам элемента ИЛИ, к третьему входу которого через элемент НЕ подключен выход стар- шего разр да регистра, при этом второй суммирующий и вычитающий входы аналогового сумматора подключены к соответствующим выходам третьего ключа, информационный вход которого соединен

   с выходом второго ключа, а управл ющий вход объединен с управл ющими входами первого и второго коммутаторов и подключен к выходу элемента ИЛИ, информационные входы первого и второго преобразователей кода в широтно-импульс- ный сигнал соответственно подключены к выходам первого и второго коммутаторов, вторые группы информационных входов которых соответственно соединены с выходами цифрового сумматора и блока вычитани  кодов, вход младшего разр да второй группы входов цифрового коммутатора объединен с входом старшего разр да второй группы входов блока вычитани  кодов и второй группой информационных входов первого блока сравнени  кодов и подключен к первому выходу задатчика кодов , второй выход которого соединен с остальными входами второй группы входов блока вычитани  кодов, с второй группой входов второго блока сравнени -кодов, с остальными входами второй группы входов цифрового сумматора и с входом блока вычитани  кодов.