Изобретение относитс к измеритель ной технике и может быть использовано в информационно-измерительных системах , гибридных вычислительных комплексах , системах автоматики, регулировани и контрол . Известен аналого-цифровой преобразователь повышенного быстродействи , содержащий суммирующий усилитель, основной цифроаналоговый преобразователь (ЦАП), компараторы, дополнительный ЦАП, дешифраторы, регистр промежуточной пам ти, выходной регистр и блок управлени l . Недостатком этого преобразовател вл ютс отсутствие возможности коди ровани сигналов обеих пол рностей и необходимость использовани дл его реализации прецизионных, сложвлх в настройке элементов. Известен также аналого-цифровой преобразователь с циклическим уточнением результата, содержащий набор масштабных усилителей (усилитель с перестраиваекым коэффициентом усилений ) , коммутатор аналоговых сигналов , многопороговый компаратор, ну орган, дешифратор, блок управлени , сумматор, регистр пам ти и набор роаналоговых преобразователей 2 . Однако данное устройство характеризуетс невозможностью кодировани двухпол рных сигналов, привод щей также.к тому, что врем преобразовани входного сигнала становитс переменном и может колебатьс в пределах (, врем одного элементарного цикла преобразовани ; минимально возможное количество циклов в течение всего процесса преобразовани . Цель изобретени - расширение функциональных возможностей преобразовател . Поставленна цель достигаетс тем, что в аналого-цифровой преобразователь , содержащий усилитель с перестраиваемым коэффициентом передачи , первый вход которого соединен с шиной входного сигнала, второй вход через последоват льно соединенные цифроаналоговый преобразователь , регистр пам ти соединен с выкодом дешифратора, выход подключен к первому входу многопорогового компаратора , а третий вход соединен с выходом блока управлени , вторым входом многопорогового компаратора и первым входом сумматс а, введены блок формировани нормального унита ного кода, формирователь кода и Слок коррекции сигнала обратной св первый вход которого соединен с выходом блока управлени , второй вхол соединен с первым выходом многопсчро гового компаратора и первым входом формировател кода, а выход соединен со вторым входом усилител с перестраиваемым коэффициентом передачи причем второй выход многопорогового компаратора через блок формировани нормального унитарного кода соединен с входом дешифратора, выход которого соединен со вторым входом формировател кода, выход которого соединен со вторым входом суммато,ра . На чертеже представлена структурна схема аналого-цифрового прео разовател . Преобразователь содержит блок 1 управлени , усилитель 2 с перестраи ваемым коэффициентом передачи, мно пороговый компаратор 3, блок 4 форм ровани нормального унитарного код блок 5 коррекций сигнала обратной св зи, формирователь 6 кода, дешиф ратор 7, регистр 8 пам ти, сумматор 9, цифроаналоговый преобразователь (ЦАП) 10, шина 11 входного сигнала. Выход блока управлени соединен с управл ющим входом усилител 2, к неинвертируквдему входу которого подключена шина входного сигнала. В процессе преобразовани коэффици ент передачи усилител 2 К принимает & различных значений, возрас та последовательно раз Hai каждом.цикле . . 1 ,2,...,е, aiki2 : где k - коэффициент увеличени передачи К усилител 2; (4l таков по сравнению с л -ым циклом; - номер цикла преобразовани ; О - число элементарных циклов преобразовани ; П - число двоичных разр дов кода цифрового эквивалента входного аналогового сигна определ емых на одном цикл Выход усилител 2 соединен со в дом многопорогового компаратора 3, число порогов N которого выбираетс из соотношени . Пороги выб ни таким образом, что порога, наст енного на нулейой сигнал, нет. Оде ио это дл того, чтобы избежать ошибки знака при кодировании сигнала в ок рестности нул . Пороги расположены симметрично отно.сительно нул в обе пол рности и отличаютс друг от друга на посто нную величину - квант цикл.а. Один выход многопорогового компаратора соединен со входом блока 4 формировани нормального унитарного кода, а другой выход - со входами блока 5 коррекций сигнала обратной св зи и формировател б кода. Блок 4 приводит возможно ошибочные кодовые комбинации на. выходе многопорогового компаратора, возникаюище вследствие большого допустимого разброса зон нечувствительности соседних компараторов , к сплошной последовательности единиц, т.е. к нормальному унитарному коду. Выход блока 4 соединен со входом дешифратора 7 унитарного кода в позиционный двоичный код. Блок 5 вводит поправку в сигнал обратной св зи, учитывающую пол рность результата измерени , полученного на текущем цикле, и компенсирующую добавку в сигнал обратной св зи на последнем цикле, учитывающую смещение пороroBi многопорогового компаратора относительно нул . Выход дешифратора 7 соединен со вторыми входами формировател б кода и со входами регистра 8 пам ти. Выход формировател б соединен со входом сумматора 9, а выход регистра 8 пам ти со входами ЦАП 10, который на каждом цикле формирует аналоговый эквивалент сигнала, соответствующий поступающему на регистр 8 пам ти цифровому коду из дешифратора 7. Аналоговые выходы ЦАП 10 и блока 5 подключены к инвертирующему входу усилител 2. Выход блока 1 управлени соединен также с управл ющими-входами многопорогЬвогр компаратора 3/ блока 5, регистра пам ти 8 и сумматора 9. Блок 1 управлени осуществл ет синхронизацию работы преобразовател . Устройство работает следующим образом . Импульсом подготовки к работе все узлы устанавливаютс в исходное состо ние . Преобразуемый сигнал поступает на неинвертирующий вход усилител , который на первом цикле имеет коэффициент передачи V К 1. С выхода усилител сигнал подаетс на вход многопорогового компаратора. Код, формируемый на его выходе, может отличатьс от унитарного наличием нулей среди сплошного р да единиц . Возникает это вследствие грубой настройки (подборки) компараторов, зоны нечувствительности которых могут перекрыватьс (между собой). Код с выхода многопорогового компаратора поступает поэтому на вход блока 4 формировани нормального унитарного кода. Унитарный код, формируемый на вых де блока 4, преобразуетс в дешифраторе 7 в пр мой двоичный позиционный код дл записи в регистр 8 пам ти, у равл кхций цифроаналоговым преобразователем 10, и в формирователь б кода , который может формировать, напри мер, дополнительный код, что создает очевидшле преимущества при реализации арифметической операции сложени разнопоп рных кодов. . Сформированные в деши(1фаторе 7 на первом цикле преобразовани п раз р ды цифрового эквивалента преобразу емого сигнала поступают на формирование аналогового эквивалента через соответствующую секцию регистра 8 па м ти в п старише разр ды ЦАП 10 и через формирователь б в п старшие разр ды сумматора 9. Одновременно признак знака цифрового эквивалента преобразуемого сигнала подаетс в блок 5 дл формировани поправки на пол рность в сигнал обратной св зи . Эквивалент сигнала с ЦАП 10, скорректированный сигналом от блока 5 в усилителе 2 компенсирует входной сигнал. Разность между входным и эквивалентным ему сигналами на следукАцих циклах передаетс усилителем с коэффициентом K;-k , где . Выбор коэффициента передачи усилител 2 таким образец приводит к расширению в 1о раз диапазона измерени разности сигнало на каждом элементарном цикле, что по вол ет использовать быстродействующие компараторы низкой точности и значительно упрощает принципиальную схему преобразовател . В этом случае результат сравнени предыдущего цикла уточн етс в последующем цикле в (и-т) младших разр дах, где m logok. Таким образом, за Е циклов преоб разовани формируетс М-разр дный двоичный эквивалент входного сигнал где. М п+( 6-) «(&-( )&og,k. Учитыва то, что пороги срабатывани смещены относительно нул на половину кванта цикла, а кодош:1е комбинации, формируемые на выходе .многопорогового компаратора и управл ющие (включением) формированием эквивалентных сигналов на ЦАП 10, такого смещени не имеют, очевидно, ;на последнем цикле преобразовани аналогового сигнала, кратного величи не младшего разр да выходного кода, получим аналоговую величину, смещенную на половину кванта цикла, а не равную одному из порогов срабатывани (и цифровой эквивалент, на единицу меньше истинного значени Дл устранени этой методической сошбки блок 5 на последнем цикле формирует корректирующую добавку в ангшоговый эквивалент, компенсирующую смещение сигнёша по отношению к порогам срабатывани кс лпаратора 3, что приводит к соответствию выходного цифрового кода входному аналоговому сигналу с точностью до кванта преобразовани . Технический эффект состоит в значительном расширении класса вводимых в ЦВМ функций, имеющих двухпол рное представление аналоговой информации, а экономический - в сокращении вдвое времени (а следовательно, и удешевлении ввода информации в ЦВМ. формула изобретени Аналого-цифровой преобразователь, содержащий усилитель с перестраиваемым коэффициентом передачи, первый вход которого соединен с шиной входного сигнала, второй вход через последовательно соединенные цифроаналогошлй преобразователь, регистр пам ти соединен с выходом дапифратора, выход подключен к первому вхсщу многопорогового компаратора, а третий вход соединен с выходом блока управлени , втор« 1м входом многопорогового компаратора и первым входом сумматора, о тличающийс тем, что, с целью расширени функциональных возможностей преобразовател , введены блок формировани нормального унитарного кода, формирователь кода и блок коррекции сигнала обратной св зи, первый вход которого соединен с выходом блока управлени , второй вход соединен с первым выходом многопорогового компаратора и первым входом формировател кода, а выход соединен со вторым входом усилител с перестраиваемым коэффициентом передачи, причем второй выход многопорогового компаратора через блок формировани нормального унитарного кода соединен с входом дешифратора, выход которого соединен со вторым входом формировател кода, выход которого соединен со вторым входой сумматора. Источники информации прин тые во внимание при экспертизе 1. Автометри , №.3, 1973, с.104. 2. Приборы и техника эксперимента , 2, 1979, с. 96.
Выход