SU1501268A2 - Устройство аналого-цифрового преобразовани - Google Patents
Устройство аналого-цифрового преобразовани Download PDFInfo
- Publication number
- SU1501268A2 SU1501268A2 SU884377734A SU4377734A SU1501268A2 SU 1501268 A2 SU1501268 A2 SU 1501268A2 SU 884377734 A SU884377734 A SU 884377734A SU 4377734 A SU4377734 A SU 4377734A SU 1501268 A2 SU1501268 A2 SU 1501268A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- block
- digital
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к электроизмерительной технике , в частности, к устройствам преобразовани аналоговой информации в цифровую, и может быть использовано дл построени быстродействующих аналого-цифровых преобразователей повышенной точности. Введение в устройство формировател корректирующего сигнала и коммутирующего устроиства. Позвол ет повысить точность преобразовани путем интерпол ции внутри кванта. 3 з.п. ф-лы, 3 ил. , 2 табл.
Description
Изобретение относитс к электроизмерительной технике, в частности к устройствам преобразовани аналоговой Информации в цифровую, может быть использовано дл работы в цифровых измерительных системах, системах радиолокации, цифровых осциллографах и вл етс усовершенствованием устройства по авт. св. № 1398093.
Цель изобретени - повышение точности устройства.
I
На фиг. 1 приведена функциональна схема устройства аналого-цифрового преобразовани ; на фиг. 2 - функциональна схема блока формировани образцовых сигналов и блока управлени (а); временные диаграммы их работы (б); на фиг. 3 - функциональна схема формировател корректирующего сигнала.
Устройство (фиг. 1) содержит аналого-цифровой преобразователь 1 п старших разр дов (АЦП ст.р.), регистр 2 пам ти (Per. ПАМЯТИ), арифметико-логическое устройство 3 (АЛУ), выходной N-разр дный регистр 4, элемент 5 задержки, усилитель 6 разности (УР), аналого-цифровой преобразователь 7 младших разр дов (АЦП мл.р.), цифро-анало1 овый преобразователь 8 (ЦАП), посто нное запоминающее устройство 9 (ПЗУ), блок 10 управлени , цифровой сумматор 11 (ЦС), оперативное запоминающее устройство 12 (ОЗУ), переключатель 13, элемент ИЛИ 14, блок 15 формировани образцовых сигналов , формирователь 16 корректирующего сигнала, коммутирующее устройство 17 (КУ), выполненное на ключе 18 и резисторе 19. Усилитель 6 содержит операционный усилитель 20 и резистор 21 обратной св зи.
СП
bo
05
00
N
3150
Блок 15 формировани образцовых сигналов и блок 10 управлени (фиг, 2) содержат узел 22 задани режимов, источник 23 опорного напр жени и блок 24. Узел 22 задани режимов содержит первый 25, второй 26 и третий 27 переключатели. Блок 24 выполнен на элементе И 28, счетчике 29 импульсов (СТ), первом триггере 30, элементах ИЛИ 31, 32, генераторе 33 импульсов (ГИ), втором триггере 34.
Блок 10 управлени выполнен на трех элементах 35 задержки и четырех формировател х 36 импульсов (ФИ).
Формирователь (ФКС) корректирующего сигнала (фиг. 3) содержит посто нное запоминающее устройство 37 (ПЗУ), оперативное запоминающее устройство 38 (ОЗУ), малоразр дные цифроаналоговые преобразователи 39 и 40 (МЦАП); цифровой сумматор 41 включает в себ сумматоры 42 и 43.
Рассмотрим работу устройства на конкретном примере. Пусть число разр дов N всего устройства, включа знаковьп разр д, равно 11, число разр дов п АЦП ст.р. 1 равно 4; ЛДП мл.р. 7: N-n+m 8 (где m 1 - число разр дов коррекции), диапазон входного сигнала U j( -1,024 - - +1,014 В.
В качестве узла 8 используетс быстродействующий интегральный ЦАП (например, типа 1118ПА1) низкой точности . Инструментальна погрещность таког о ЦАП значительна и превышает в несколько раз требовани , предъ вл емые к узлу 8 в составе устройства АЦ-преобразовани .
Допустим, чтр значени разр дных уровней ЦАП 8 с учетом их инструментальных погрешностей равны: U, 128 - 1,25 126,75 мВ; 256 + + 2 258 мВ; 512 - 2,25 509,75 мВ; ик4 -1024 + 4 -1020 мВ. Значени всех остальных уровней определ ютс линейной комбинацией разр дных уровней (дл упрощени примем также смеп;ение нул усилител 6 разности равным нулю).
На этапе изготовлени и настройки устройства, при нормальных услови х определ ютс погрешности ЦАП 8 присущие каждому уровню, и записываютс в цифровой форме с учетом знака: целые знгтени (единицы Мв) в чейки ПЗУ У, дробные (доли мВ) - в чейки ФКС 16. При зтом вес млад2684
шего разр да ПЗУ 9 соответствует ,1 мВ, значительно меньше ступени квантовани всего АЦП и, допустим, равен 0,25 мВ.
5 Адресом каждой чейки ПЗУ -9 и ФКС 16 вл етс соответствующий код АЦП ст.р. 1 (см. табл. 1, составленную только дл положительного входного
jQ сигнала Uy; дл отрицательного диапазона входного сигнала алгоритм коррекции аналогичен положительному диапазону).
В процессе эксплуатации устройст .с во может быть работоспособным в двух режимах - в режиме Измерение и в режиме Контроль.
В режиме Измерение переключатель 13 устанавливают в положение И, при
20 этом на вход АЦП ст.р. 1 подаетс сигнал и 640,1 мВ. После стробирова- ни АЦП ст.р. 1 формируетс код +101, который с помощью ЦАП 8 преобразуетс в компенсирующее напр жение U .
25 (128-1,25)+(512-2,25) 636,5 мВ. По коду старших разр дов -t-101 производитс выборка кодов основной погрешности: кода из чейки ПЗУ 9: -011(-3 мВ) и кода дробной части из
30 1ейки ФКС 16 10 (0,5 мВ) (см.табл.1), Код дробной части погрешности с помощью ФК) 16 преобразуетс в корректирующее напр жение и орзнак которог о противоположен знаку погрешности. Напр жение суммируетс (с учетом
35
45
знака) с компенсирующим напр жением и и сравниваетс с входньм напр жением и с помощью усилител 6 разности . Разностный сигнал ((U - (Uj +
40 установившийс на входе УР о, преобразуетс АЦП мл.р. 7 после его стробировани в код, которьш складываетс в цифровом сумматоре 11 с кодом целой части основной погрешности, записанной в ПЗУ 9. В рамках рассматриваемого примера и х- (И квр к 640,1 - (636,5 + 0,5) 3,1 мВ. На выходе АЦП мл.р. 7 имеем код: +0000011 (3 мВ), код на выходе цифрового сумматора 11 определ етс как
50 -t-0000011 - 011 +0000000-. Выходной код него устройства равен+1010000000, что эквивалентно сигналу U 640 мВ. Погрешность преобразовани устройства составит 640,1 - 640 0,1 мВ.
При желании ее можно уменьшить,
уменьшив ступени квантовани дробной части или (что равносильно) повысив разр дность обоих МЦАП в ФКС 16).
51
При работе устройства в услови х отличных от нормальных, по вл етс дополнительна инструментальна погрешность . Коррекци погрешности с помощью предварительной ее записи в ПЗУ 9 и ПЗУ 37 в ФКС 16 тер ет свою эффективность, так как не приводит к ее компенсации.
Так, в рамках условий рассмотрен- него вьнпе npPiMepa можно допустить, 1ЧТО разр дные уровни ЦАП 8 при наличии дополнительной погрешности из| (
менились и стали равны: U
к, 126,73и; , 509,75 -2 ,5 124,25 мВ; U 258 + + 3,25 261,25 мВ;
-3,9 505,85 мВ.
В этом случае коды целой части дополнительной погрешности хран тс в ОЗУ 12, а коды дробной части записываютс в ОЗУ 38 ФКС 16. Запись кодов дополнительной погрешности осуществл етс в соответствии с табл. 2, составленной дл положителного Входного сигнала U;.
При преобразовании входного сигнала , например при U 640,1 мВ
получим коды - АЦП ст.р. ПЗУ
1: +101,
9: -011 (-3 мВ); ОЗУ 12: -110 (-6 мВ); коды дробных частей-основной -10 (-0,5 мВ) и дополнительной -10 (-0,5 мВ) погрешностей, записанных в ФКС 16; соответственно в ПЗУ 37 и ОЗУ 38 (фиг. 3). На выходе АЦП мл.р. 7 получим код +0001001 (+9 мВ), что соответствует разностному сигналу и ,( - (и { + ) 640,1 - (124,25 + 505,85 + 0,5 -i- + 0,5) 9 мВ. После сложе ни кодов АЦП мл.р. 7 с кодами ПЗУ 9 и ОЗУ 12 в цифровом сумматоре 11 получим код младших разр дов устройства: +0001001-011-110 +0000000. При этом код всего устройства N +1010000000, что соответствует Uy 640 мВ. Погрешность преобразовани в рассматриваемом примере составл ет 0,1 мВ.
.Определение и запись кодов дополнительной norpeujHocTH проводитс в режиме Контроль. В этом режиме устройство переводитс установкой переключател 13 в положение К. На вход АЦП ст..р. 1 с выхода блока 15 формировани образцовых сигналов поступает ступенчатое напр жение, уровни которог о соответствуют значени м идеальных уровней ЦАП 8.
0
5
0
5
0
5
0
5
Определение и запись кодов дополнительной погрешности осуществл ют в два этапа. На первом этапе - этапе грубой оценки погрешности - при подаче очередного уровн образцового напр жени на вход АЦП ст.р. 1 после запуска устройства на выходе цифрового сумматора 11 формируетс код, численно равный значению целой части дополнительной погрешности. По сигналу с блока 15 этот код записываетс в чейку ОЗУ 12, адрес которой соответствует коду АЦП ст.р. 1 в данном такте коррекции. На втором этапе - этапе уточненной оценки погрешности - по сигналу с шестого выхода блока 15 размыкаетс ключ 18 коммутирующего устройства 17, что приводит к увеличению коэффициента усилени усилител 6 разности. В результате этого на выходе АЦП мл.р. 7 формируетс код, численно равный уточненному значению дополнительной погрешности. Этот код поступает на вход ФКС 16, который вьщел ет код дробной части дополнительной погрешности и осуществл ет запись его по команде с блока 15 в чейки своего ОЗУ 2.
При поступлении сигнала Конец преобразовани с четвертого выхода блока 10 управлени разрешаетс установка следующего уровн образцового напр жени . После формировани последнего уровн образцового напр жени происходит остановка блока 15, что свидетельствует об окончании процесса контрол .
Блок 15 формировани образцовых сигналов и блок 10 управлени БУ 10 (фиг. 2) работают следующим образом.
В исходном состо нии переключатели 25-27 узла 22 задани режимов устанавливают в положение, показанное на фиг. 2. Перед началом режима Контроль перекхпочатель 25 перевод т в противоположное положение, при этом прекращаетс процесс обнулени ОЗУ 12 (фиг. 1) и ОЗУ 38 формировател 16 (фиг. 3) и через элемент И 28 триггер 30 устанавливаетс в единичное состо ние. Это дублирует сигнал запрета на первом управл ющем входе генератора 33 импульсов. Далее одновременно с переключателем 13 устройства (фиг. 1) переключаетс переключатель 25, что приводит к обнулению двоичного счетчика 29 и подаче сигнала
715
разрешени (логического О) на вторые входы элементов ШШ 31 и 32 и второй управл ющий вход генератора 33. По нулевому коду счетчика 2У источник 23 опорного напр жени формирует на пр жение, соответствующее идеальному значению напр жени дл точки шкалы АЦП (Ug, -1024 мВ). После такой подготовки блок 15 готов к работе.
При необходимости коррекции дополнительной инструментмльной погрешнос- И нажимают кнопки (переключатель) 27, и триггер 30 запускает генератор 33 импульсов, обеспечиваю1ций периодический ззпуск АЦП (см. диаграмму импульсов Запуск на фиг. 2б). Триггер 34, В1,мючеины11 по схеме делител члс 1 оты, проводит распределение тактов работы устройства АЦ-преобразова- ни на так1ы 1рубой и уточненной оценки гто1 решности: при наличии на выходе Q григтера 34 лог ического О (см. диаграмму импульсов Выход Q Тг 34) осуществл етс груба оценка погрешности, логической 1 - уточне)и1а оценка. Сигн;1лом Конец преобразовани с четвертого выхода блока 10 управлени через элемент HJiH 32 проводитс запись кодов целой г О1 решнос ги в ОЗУ 12 (такт I pyCo оценки), .5 через элемент РШН 31 - запись кодов дробной части (такт уточненной оценки) в ФКС 16 (см. ди;.и рамму импульс)в Запись в ОЗУ 12
и Запись в ФКС 16 на фиг. 2б). Импульсом Запись в ФКС 16 с выхода элемента ИЛИ 31 измен етс состо ние c4eT4tfiva 29 импульсов на единицу и устанавливаетс следуюшее значение образцового уровн напр жени и т.д.
Сигнал переполнени счетчика 29 через элемент И 28 переводи ipniTep 30 в исходное состо ние, ос1ананли- ва Тем самым генератор 33 импульсои Это свидетельс 1 вуст об сткоичании процесса коррекции погрешности. При переводе переключателей 13 (фиг. 1) и 25 (фиг. 2) в положение И устройство АЦ-преобразовани готово к работе в услови х.
Формирователь 16 корректирующего сигнала ФКС (фиг. 3) работает спедую щим образом.
При коррекции основной norpciiniocT напр жение корректирующег о сигнала и снимаетс с выхода мало 5азр дно- I o ИЦАП 3 (в за вленном устройстве МЦАП 3 и МЦАП 4 реа-чизованы на преоб
8 8
разовател х код - ток), преобразующего коды дробной части основной погрешности , записанной в ПЗУ 1 на этапе изготовлени и настройки устройства АЦ-преобразовани . При коррекции дополнительной г.огрешности напр жение определ етс суммой выхол,нь1х напр ж(;-ний токов МЦАП 3 и Ми/Л 4, при этом МЦАП 4 преобразует кеды дробнь х частей дополнительной погрешности, записанной в ОЗУ 2. Коды дробных частей дополнительной погрешности выдел ютс цифровым сумматорюм 41, вычитающим из кодов уточненной оценки погрешности, с;нимае- мых с выхода АЦП мл.р. 7 устройства (фиг. 1), код грубо оценки, чис- ленно равный целой части noi реипюс
ти. Коды целой части основной погрешности записа1Н5| в ПЗУ 9, допол- ните льной погрешности - в ОЗУ 12.
Рассмотрим запись кодов дополнительной погрешности на примере.
Пусть в режиме Контроль на вход АЦП ст.р. 1 подаетс образцовое нап- р же1П1е Llo; 640 мВ. Б услови х вли ни дополнительной погрешности на выход,е УР 6- разность IJ х (IJ k,
,+ и;, + UK,P,. - 640 - (124,25-ь + 503,85.+ 0,5) 5,4 мВ (см. табл. 1 и 2). На выходе цифрового сумматора 11 на этапе грубой оценки формируетс код, равнь й (табл. 1) сумме кодов ПЗУ 9 и АЦП мл.р. 7 (в начальный момент KOHTpojn коды ОЗУ 12 И ОЗУ 38 формировател 16 равны нулю): +0001001 + (-011) +0000110. Полу- ченн1,|й код эквивалентен целой части допо.пнительной погрешности, вз той с противоположным знаком, т.е. --6 мВ (таб Т. 2). Инверсию знака погрешности м .)жно произвести при выполнении операции сложени в ЦС 11 или при загшси епосредственно крд; Югреш
ности в ОЗУ 12.
Н,ч этапе уточненной оценки погрешности увеличиваетс коэффипиент усилени К усилител 6 разности, например, в четыре раза. Это эквивалентно уменьшению значени ступени квантовани АЦП мл.р. 7 и дл рассматриваемого примера составл ет q 0,25 мВ. Тогда при преобразовании напр жени КУуСи - (U + 11,1 4-9,4 37,6 мВ на выходе АЦП мл.р. 7 получаем код +01001,10, численное значение которого, приведенное к входу усилител 6 разности,
составит 9,5 мВ, причем два младших разр да АЦП мл.р. 7 на этом этапе несут информацию о дробной части погрешности . ФКС 16 вычитает из кода АЦП мл.р. 7 коды целой части основной (записанной в ПЗУ 9) и дополнительной (записанной, в ОЗУ 12) погрешностей: +01001,10 - (011,00 + 110,00)
+0000,10 (мВ). Коды двух младших разр дов записываютс в ОЗУ 38 ФКС 16 по адресу +101 (табл. 2).
Из описани работы устройства следует, что учет и компенсаци дробных частей погрешности позвол ют свести к минимуму погрешность, вызванную самим методом цифровой коррекции , и повысить точность устройства Ц-преобразовани . Действительно,
обственно методическа погрешность устройства АЦ-преобразовани состав ет ±q/2 (где q -вес младшего разр да , ступень квантовани устройства ). Погрешность, обусловленна методом цифровой коррекции устройствапрототипа , определ етс весом младшего разр да ПЗУ 9 и ОЗУ 12 и состав ет еще tq/2. Суммарна методическа погрешность АЦП составит, таким образом, iq. В предлагаемом устройстве погрешность, вызванна собственно методом цифровой коррекции, определ етс весом младшего разр да ПЗУ 37 и ОЗУ 38 «формировател 16 корректирующего сигнала и составл ет tq/Ky, причем погрешность узлов цифровой корекции в устройстве можно свести к минимуму путем увеличени коэффициента усилени К у усилител 6 разности и повьш1ени разр дности ПЗУ 37 и ОЗУ 38 ФКС 16. Таким обра- звм, суммарную по 1 решность устройства можно свести до значени tq/2.
Так, в рамках условий рассмотренных выше примеров при преобразовании и X - 640 ,1 мВ устройством-прототипом при нормальных услови х имеем: код АЦП ст.р. 1: +101, разностный сигнал на выходе усилител 6 разности U - и 640,1 - (126,75 + 509,75) 640,1 - 636,5 О 3,6 мВ. При преобразовании разностного сиг нала 3,6 мВ на выходе АЦП мл.р. 7 после его стробировани устанавливаетс код +0000100, что эквивалентно входному напр жению 4 мВ (в устройствах АД- преобразовапи границей перехода от одного кванта к другому прин то считать напр жение U + Ч/2, г-де
U,10
15
0
5
0
5
0
5
0
5
напр жение, соответствующее коду N), Выборка кода основной погрешности из ПЗУ 9 проходит по коду +101 и соответствует (табл. 1) коду -011 (-3 мВ). Код на выходе цифрового сумматора 11 определ етс как +0000100-011 0000001. Выходной код всего устройства равен +1010000001, что эквивалентно сигналу 641 мВ. Погрешность преобразовани устройства-про- тотипа составл ет 640,1 - 641
-0,9 мВ (в отличие от О,1 мВ в предлагаемом устройстве).
В услови х вли ни дополнительной погрешности при преобразовании и 640,1 мВ устройством-прототипом получают соответственно коды: АЦП ст.р. 1: +101; ПЗУ 9: -011 (3 мВ); ОЗУ 12: -110 (6 мБ); разностный сигнал на выходе усилител 6 разности UK 640,1 - (124,25 + 505,85) 10 мВ. На выходе АЦП мл.р. 7 получают код +0001010 (10 мВ). Код на выходе цифрового сумматора 11 определ етс как +0001010 - 011 - 110 +0001010 - 1001 +0000001, при этом код всего устройства равен + 1010000001, что соответствует U 641 мВ. Погрешность преобразовани устройства-прототипа составит 640,1 -641 -0,9 мВ (в отличие от 0,1 мВ в предлагаемом устройстве).
Таким образом, учет и компенсаци дробных частей погрешности в предлагаемом устройстве позвол ют повысить точность АЦ-преобразовани по сравнению с устройством-прототипом в несколько раз.
Claims (4)
1. Устройство аналого-цифрового преобразовани по авт. св. № 1398093, отличающеес тем, что, с целью повышени точности устройства , в него введены коммутирующее устройство и формирователь корректирующего сигнала, адресный вход которого соединен с выходом аналого- цифрового преобразов тсл п старших разр дов, первый, второй и третий информационные зходы подключены соответственно к выходам посто нного и оперативног о запоминающих устройств и выходам аналого-цифрового преобразо)з тел младших разр дов, а входы обнулегни и записи подключены соответственно к второму и п точ150
му выходам блока формировани образцовых сигналов, выход формировател корректирующего сигнала подключен к второму входу усилител разности и входу коммутирующего устройства, выход которого подключен к выходу усилител разности, а управл ющий вход соединен с шестым выходом блока формировани образцовых сигналов, при этом п тый выход блока управлени Соединен с п тым входом блока формировани образцовых сигналов.
2.Устройство по п. 1, о т л и- чающеес тем, что формирователь корректирующего сигнала выполнен на посто нном и оперативном запоминающих устройствах, двух цифроана- логовых преобразовател х и цифровом сумматоре, причем адресным входом блока вл ютс соответствующие адресные входы посто нного и оперативного запоминающих устройств, первым, вторым и третьим информационными входами вл ютс соответствующие первый, второй и третий входы цифрового сумматора , входами обнулени и записи вл ютс входы обнулени и записи оперативного запоминающего устройства , выходом блока вл ютс объединенные выходы цифроаналоговых преобразователей , входы которых подключены
к выходам соответственно посто нного и оперативного запоминающих устройств выход цифрового сумматора подключен к информационному входу оперативного запоминающего устройства.
3.Устройство по п. 1, о т л и - чающеес тем, что коммутирующее устройство выполнено на последовательно соединенных ключе и резисторе , причем входом блока вл етс информационный вход КЛЮЧ9, управл ющий вход которого вл етс управл ющим входом блока, выходом которог о вл етс свободный вывод резистора.
4.Устройство по п. 1, о т л и- чающеес тем, что блок формировани образцовых сигналов выполнен на источнике опорного напр жени , пе вом, втором и третьем переключател х
двух элементах ИЛИ, счетчике импульсов , элементе И, днух триггерах и генераторе импульсов, причем первым, вторым и третьим входами блока вл ютс соответственно управл ющие входы первог о, второго и третьего переключателей , а первым выходом - выход источника опорного напр жени , входы
д которого соединены с соответствующим информационными выходами счетчика импульсов, вход обнулени которого объединен с первым управл ющим входом генератора импульсов, первым вхо- 5 дом первого элемента ИЛИ и подключен к выходу первого переключател , первый и второй входы которого объедине- ны соответственно с первыми и вторыми входами второго и третьего переQ ключателей и вл ютс соответственно шинами логического нул и единицы, выход второго переключател соединен с первым входом элемента И и вл етс вторым выходом блока, третьим выC ХОДОМ которого вл етс выход первого элемента ИЛИ, второй вход которого вл етс четвертым входом блока, выход переполнени счетчика импульсов соединен с вторым входом элемента И, выход которого подключен к входу установки в 1 первого триггера, пр мой выход Ko-foporo соединен с вторым управл ющим входом генератора импульсов , а вход установки О подключен к выходу третьего переключател , вы5 ход генератора импульсов вл етс четвер тым выходом блока, а первый вход второго элемента ИЛИ вл етс четвертым входом блока, второй вход объединен с первым входом первого элемента ИЛИ, а третий вход объединен с информационным входом второго триггера и подключен к его инверсному выходу, выход второго элемента ИЛИ соединен со счетным входом счетчика
импульсов и вл етс п ть 1м выходбм блока, п тым входом которого вл етс счетный вход второго триггера, пр мой выход которого подключен к третьему входу первого элемента ИЛИ
0
0
0
и вл етс шестым выходом .блока.
Таблица 1
|t
.
Внешний зап1/ск
Запуск
KoHeu,npeodp.
Вход.
U
фиг.З
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884377734A SU1501268A2 (ru) | 1988-02-10 | 1988-02-10 | Устройство аналого-цифрового преобразовани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884377734A SU1501268A2 (ru) | 1988-02-10 | 1988-02-10 | Устройство аналого-цифрового преобразовани |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1398093A Addition SU388423A1 (ru) | 1970-01-13 | Кабеленесущая цепь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1501268A2 true SU1501268A2 (ru) | 1989-08-15 |
Family
ID=21355405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884377734A SU1501268A2 (ru) | 1988-02-10 | 1988-02-10 | Устройство аналого-цифрового преобразовани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1501268A2 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2512890C1 (ru) * | 2013-03-06 | 2014-04-10 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Резервированный источник тока |
-
1988
- 1988-02-10 SU SU884377734A patent/SU1501268A2/ru active
Non-Patent Citations (1)
Title |
---|
Проблемы создани преобразователей формы информации. Тезисы докладов V Всесоюзного симпозиума. Киев, 1984, с. 116-119. Авторское свидетельство СССР № 1398093, кл. Н 03 М 1/10, 18.05.87, * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2512890C1 (ru) * | 2013-03-06 | 2014-04-10 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Резервированный источник тока |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4316178A (en) | Digital-to-analog conversion system with compensation circuit | |
US6489905B1 (en) | Segmented DAC calibration circuitry and methodology | |
JP2819006B2 (ja) | サーモメータ・バイナリ・エンコード方法 | |
JP3115296B2 (ja) | 自己較正a―dおよびd―a変換器 | |
JPS6326926B2 (ru) | ||
WO1992002987A1 (en) | Large range, high speed, high accuracy digital-to-analog converter | |
US4947172A (en) | Digital-to-analog conversion circuit | |
RU2442279C1 (ru) | Аналого-цифровой преобразователь и способ его калибровки | |
EP0280321B1 (en) | Digital-to-analog converter circuit | |
US6603418B2 (en) | High precision, high-speed signal source | |
SU1501268A2 (ru) | Устройство аналого-цифрового преобразовани | |
US4763108A (en) | Digital-to-analog conversion system | |
JPH0262123A (ja) | 直並列型a/d変換器 | |
US4983974A (en) | Analog-to-digital conversion by varying both inputs of a comparator utilizing successive approximation | |
EP1665540B1 (en) | Method for calibrating a multi-bit digital-to-analog converter, multi-bit digital-to-analog converter in which this method is applied and converter provided with such a multi-bit digital-to-analog converter | |
JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
US20050035892A1 (en) | Split cell bowtie digital to analog converter and method | |
US20040189504A1 (en) | Semi-flash A/D converter with minimal comparator count | |
JPS59133728A (ja) | A/d変換器 | |
JP3244172B2 (ja) | D/a変換回路 | |
SU1295514A1 (ru) | Устройство аналого-цифрового преобразовани | |
SU1305859A1 (ru) | Цифроаналоговый преобразователь | |
SU1474824A1 (ru) | Устройство дл аналого-цифрового и цифро-аналогового преобразовани | |
SU1589293A1 (ru) | Разр дно-аналоговый сумматор | |
JPS59167112A (ja) | デイジタル・アナログ変換器 |