SU1474824A1 - Устройство дл аналого-цифрового и цифро-аналогового преобразовани - Google Patents

Abstract

Изобретение относитс  к цифровой измерительной технике и может быть использовано в технике цифровой св зи и магнитной цифровой записи. Цель изобретени  - повышение точности преобразовани . Устройство дл  аналого-цифрового и цифроаналогового преобразовани  содержит первый цифровой коммутатор 1, блок 2 управлени , арифметикологическое устройство 3, регистр 4 сдвига, накапливающий регистр 5, блок 6 оперативной пам ти, блок 7 посто нной пам ти, аналоговый коммутатор 8, регистр 9 последовательного приближени , преобразователь 10 напр жение-ток, основной регистр 11, основной преобразователь 12 код-ток, вспомогательный регистр 13, источник 14 опорного напр жени , вспомогательный преобразователь 15 код-ток, блок 16 ключей, блок 17 сравнени  токов, преобразователь 18 ток-напр жение, компаратор 19 напр жений, второй цифровой коммутатор 20, входную шину 21 преобразуемого кода, цифровую выходную шину 22, аналоговые входную 23, выходную 24 шины, шину 25 "Режим преобразовани ", шину 26 "Контроль". Работа устройства основана на использовании избыточных измерительных кодов дл  коррекции аддитивных и мультипликативных погрешностей преобразовани  и обеспечени  высокой линейности характеристики преобразовани  при использовании преобразователей код-ток, обладающих значительной погрешностью линейности. 1 з.п. ф-лы, 3 табл., 6 ил.

Description

ел

4

4

00

ISD

4

аналоговый коммутатор 8, регистр 9 . последовательного приближени , преобразователь 10 напр жение-ток, орновной регистр 1I, основной преобразователь 12 код-ток. Вспомогательный регистр 13, источник 14. опорного напр жени , вспомогательный преобразователь 15 код-ток, блок 16 ключей , блок 17 сравнени  токов, преобразователь 18 ток-напр жение, компаратор 19 напр жений, второй цифровой коммутатор 20,входную шину 21 преобразуемого кода, цифровую выходную шину 22, аналоговые входную 23, выходную 24 шины, шину 25 Режим преобразовани , шину 26 Контроль. Работа устройства основана на использовании избыточных измерительных кодов дл  коррекции аддитивных и мультипликативных погрешностей преобразовани  и обеспечени  высокой линейности характеристики преобразовани  при использовании преобразователей код-ток, обладающих значительной погрешностью линейности, 1 з.п. ф-лы, 3 табл., 6 ил.

. Изобретение относитс  к цифровой измерительной технике и может быть использовано в технике цифровой св зи и магнитной цифровой записи.

Цель изобретени  - повьшгение точности преобразовани .

На фиг. 1 приведена функциональна схема устройства дл  аналого-цифрового и цифроаналогового преобразоваки ; на фиг. 2 - схема блока управлени ; на фиг. 3 - пример выполнени  блока ключей; на фиг. 4-6 - блок-схема алгоритма работы устройства.

Устройство дл  аналого-цифрового и цифроаналогового преобразовани  (фиг. J) содержит первый цифровой коммутатор 1, блок 2 управлени , арифметико-логическое устройство 3, регистр 4 сдвига, накапливающий регистр 5, блок 6 оперативной пам ти , .блок 7 посто нной пам ти, аналоговый коммутатор 8, регистр 9 последовательного приближени , преобразователь 10 напр жение-ток, основной регистр 11, основной преобразователь 12 код-ток, вспомогательный регистр 13, источник 14 опорного напр жени , вспомогательный преобразователь 15 код-ток, блок 16 ключей, блок 17 сравнени  токов, преобразователь 18 ток-напр жение, компаратор 19 напр жений , второй цифровой коммутатор 20, цифровую входную шину 21, цифровую выходную шину 22, аналоговую входную шину 23, аналоговую выходную шину 24, входную шину 25 Режим преобразовани , входную шину 26 Контроль.

Блок 2 управлени  (фиг. 2) содержит мультиплексор 27, посто нное запоминающее устройство 28, первый и второй регистры 29 и 30, генератор 31 тактовых импульсов, инвертор 32.

Блок 16 ключей (фиг. 3) может быть выполнен на первом, втором и третьем аналоговых переключател х 33-35.

Устройство работает в трех режимах: аналого-цифрового преобразовани ; цифроаналогового преобразовани  самоповерки.

В режимах аналого-цифрового и цифроаналогового преобразовани  основными погрешност ми  вл ютс : погрешность линейности основного преобразовател  код-ток; погрешность смещени  нул ; погрешность масштаба преобразовани .

Дл  определени  значений этих погрешностей предназначен режим самоповерки , состо щий из п ти циклов: определение кодов реальных значений весов разр дов основного преобразовател  код-ток без учета наклона кодирующей характеристики; определение кода смещени  нул  дл  режима аналого-цифрового преобразовани ; определение кода смещени  нул  дл  режима цифроаналогового преобразовани ; определение кодов реальных значений весов разр дов основного преобразовател  код-ток в режиме аналого-цифрового преобразовани  с учетом наклона кодирующей характеристики (коррекци  масштаба); определение кодов реальных значений ве сов разр дов основного преобразовател  код-ток в режиме цифроаналогового преобразовани  с учетом наклон кодирующей характеристики (коррекци масштаба). Основной преобразователь 12 кодток устройства должен быть выполнен на основе избыточных измерительных кодов. Любое дейс1вительное число в избыточ атх измерительных кодах можно представить в виде: Лч. .где аб{о,1 - двоична  цифра в i-м разр де кода; oi; - вес i-го разр да кода причем и oi е -Ы.. Разр ды основного преобразовател 12 код-ток дел тс  на группу старших разр дов и на группу младших разр дов. Такой подход справедлив в случае, если веса разр дов основног преобразовател  12 код-ток физически реализуютс  с одинаковой относительной погрешностью SQ. В этом случае абсолюттлс. отклонени  iQ- весов разр дов от первона- . чальных значений дл  старшей группы будут большими, а дл  разр дов, млад шей группы - малыми. Поэтому опреде ление кодов реальных значений разр дов преобразовател  код-ток произво дитс  только дл  группы из m старших разр дов. Значение & Q „д. определ етс  из услови  ,,,- количество разр дов основгде п ного преобразовател  12 ко ток; максимальное абсолютное значение отклонени  от пер воначального значени  .веса т-го разр да при заданном изменении температуры и ве личины; значение весов п-го и (п-1 )-го младших раз1з дов ос новного преобразовател  12 код-ток. Реальные значени  весов разр дов младшей группы после изготовлени  основного преобразовател  12 кодток измер ютс , и их двоичные кодовые эквиваленты занос тс  в блок 7 посто нной пам ти дл  посто нного хранени . Работа устройства в режиме контрол  начинаетс  с определени  кодов реальных значений весов разр дов без учета наклона характеристики. По сигналам блока 2 управлени  происходит обнуление накапливающего регистра 5, блока 6 оперативной пам ти, регистра 9 последовательного приближени , основного регистра 11, вспомогательного регистра 13. На вход преобразовател  10 напр жение ток через аналоговьй коммутатор 8 подключаетс  шина нулевого потенциала. Определение кодов реальных значений весов разр дов старшей группы начинаетс  с т-го разр да и осуществл етс  последовательно от младших разр дов к старшим. При этом в точку суммировани  токов на вход блока 17 сравнени  токов подаетс  «ступенчато нарастающа  аналогова  величина Ац , число ступеней которой должно соответствовать числу разр дов старшей группы основного преобразовател  12 код-тск. Причем кажда  1-  вспомогательна  аналогова  величина дважды уравновешиваетс  по методу последовательного приближени  избыточным набором разр дов преобразовател  12 код-ток, один раз с запретом включени  j-ro повер емого разр да, второй раз без запрета. При этом результаты каждого из двух кодирований к1 и Kj формируютс  в накапливающем регистре 5. По мере формировани  кода К этот код в накапливающем регистре 5 преобразуетс  в двоичный код Kj при помощи арифметико-логического устройства 3 и блоков 6 и 7 по формуле к1 z:3r 2 р где а . - цифра j-ro разр да кода Kg первого результата уравновепшвани . Код второго результата уравновешивани  к также в накапливающем регистре 5 преобразуетс  в двоичный.

код при помощи блоков 3, 6 и 7 по формуле

ке Чгде а: - цифра j-ro разр да кода К

Так как содержимое блока 6 пам ти по 1-му адресу равно нулю ( 0), то код Kg. равен коду реального значени  веса 1-го разр да; После формировани  кода Kj этот код из накапливающего регистра 5 по команде блока 2 управлени  переписываетс  в блок 6 пам ти по 1-му адресу. На этом процесс определени  кода реального значени  веса 1-го разр да заканчиваетс .

Определение кодов реальных значений весов остальных разр дов старшей группы происходит аналогично и с учетом определенньпс кодов реальных значений весов разр дов. После определени  всех Kj режим определени  реальных весов разр дов заканчиваетс 

Смещение нул  схемы сравнени  токов вносит погрешнсэсть в режим аналого-цифрового преобразовани . При определении кода смещение нул  на вход преобразовател  10 напр жениеток через-аналоговый коммутатор 8 подключает шину нулевого потенциала а результат последовательного аналого-цифрового преобразовател  Крд, определ етс  при помощи кодов реальных значений весов разр дов Kg и формируетс  в регистре 5 по формуле

-о |;-;Ч

где ,И - двоична  цифра результата уравновешивани  аналогового входного .сигнала.

Код двоичного эквивалента смещени  нул  из накапливанзщего регистра 5 переписываетс  в блок 6 оперативной пам ти.

При коррекции масштаба выходной характеристики аналого-цифрового преобразовател  на вход преобразовател . 10 напр жение-ток через аналоговый коммутатор 8 подключаетс  выход источника 14 опорного напр жени , выход блока 17 сравнени  токов через второй цифровой, коммута jp 20 подключаетс  к п тому входу блока 2 управлени .

Режим начинаетс  обнулением всех регистров. Из блока 6 оперативной nai м ти выбираетс  код смещени  нул , определенной на предьодущем шаге режима самоповерки, и записываетс  в накапливающий регистр 5.

Далее производитс  аналого-цифровое преобразование значени  выходного сигнала источника 14 опорного напр жени . Результат формируетс  в накапливающем регистре 5 и определ етс  по формуле

.. ...

Корректирующий масштабный коэффициент определ етс  из выражени 

KI

К,

м к

on

где К(ц - корректирующий масштабный

коэффициент;

Kg - код, соответствующий выходному напр жению источника 14, полученный при помощи эталонного измерител . Код Кр определ етс  и записываетс  в блок 7 посто нной пам ти на этапе изготовлени  устройства.

При вычислении корректирующего масштабного коэффициента K, на один вход арифметико-логического устройства 3 поступает код делимого Кц с выхода регистра 5. На второй вход с выхода блока 7 посто нной пам ти поступает код делител  К .

Алгоритм делени  осуществл етс  при помощи арифметико-логического устройства 3, накапливающего регистра 5, который работает в режимах параллельной записи и сдвига. Результат делени  поразр дно-накапливаетс  в регистре 4 сдвига. Дл  коррекции масштаба каждьш реальный вес разр да Кр , хран щийс  в блоке 6 оперативной пам ти, перемножаетс  на коэффициент К.

При умножении на первый вход арифметико-логического устройства множимое Kg поступает с блока 6 оперативной пам ти, множитель поразр дно поступает в блок 2 управлени , который формирует управл ющие сигналы, Промежуточный и конечный результаты от умножени  хран тс  в накапливающем регистре 5 и с его выхода поступают на второй вход арифметико-логического устройства 3. Скорректированные кода- весов разр дов записывактс в блок 6 оперативной пам ти. Регистр 4 работает в режиме циклического сдвига и к концу вычислен в регистре 4 восстанавливаетс  масштабный коэффициент. Дл  режима цифроаналогового преобразовани  необходимо произвести коррекцию погрешности смещени  нул  преобразовател  ток-напр жениеи по грешности масштаба преобразовани , В процессе определени  этих погрешностей используетс  компаратор 19 напр жений, который вносит в резуль тат измерений собственную погрешность . Дл  исключени  погрешнос ти производитс  два измерени  одног го и того же сигнаша с взаимообратным подключением его к входам комПаратора и усреднение результатов измерени  А Л Ч-Л Пкм А -ft +А окн окн A-iQjjH+A . 2 где А - измер ема  величина} А - результат первого измереА - результат- второго измерени  . При измерении смещени  обну л ютс  все регистры, ко входу анало гового компаратора 8 подключаетс  шина нулевого потенциала, на первый вход компаратора 19 напр жений пода етс  через блок 16 ключей выход пре образовател  18 ток-напр жение, а н второй - шина нулевого потенциала, второй цифровой коммутатор 20 подключает к входу блока 2 управлени  выход компаратора 19 напр жений. Производитс  аналого-цифровоепреобразование , результат которого формируетс  в накапливающем регистре 5, По окончании первого цикла преоб разовани  блок 16 ключей переключает выход преобразовател  18 ток-напр жение на второй вход компаратора 19, а на первый вход компаратора 19 шину нулевого потенциала. Производи с  еще один такт кодировани , в результате в накапливающем регистре 5 формируетс  код удвоенной величины смещени  нул . Дл  нормализации результата в накапливаю1чем регистре 5 производитс  сдвиг па один разр д вправо и полученный код смещени  нул  переписываетс  в блок 6 оперативной пам ти. При коррекции масштаба по сигналу из блока 2 управлени  на первый вход компаратора 19 напр жений подключаетс  выход преобразовател  18 токнапр жение , а на второй - выход источника 14 опорного напр жени , выход компаратора 19 напр жений через второй цифровой коммутатор 20 подключаетс  к входу блока 2 управлени . Алгоритм определени  кода К аналогичен алгоритму определени  смещени  нул  при г ежиме цифроаналогового преобразовани . А алгоритм определени  корректирующего масштабного коэффициента и коррекции масштаба соответствует аналогичному алгоритму дл  режима аналого-цифрового преобразовани . В режиме непосредственного аналого-цифрового преобразовани  устройство работает следуюш м образом. С аналоговой входной шинь 23 измер емый .сигнал АХ через аналоговый коммутатор 8 поступает на вход.преобразовател  10 напр жение-ток, с выхода которого в виде токового сигнала - на вход блока 17 сравнени  токов. На тот же вход блока 17 поступает компенсирующий аналоговый сигнал А, формирующийс  на выходе основного преобразовател  12 кодток . В начале кодировани , по команде из блока 2 управлени , происходит обнуление всех регистров, затем в накапливающий регистр 5 записываетс  код смещени  нул , который хранитс  в блоке 6 оперативной пам ти. Результат поразр дного аналогоцифрового преобразовани  А в код К формируетс  в регистре 5 и определ етс  по формуле К К + где К код смещени  нул  дл  режима с«о аналого-цифрового преобразовани ; а.еГо, 1 - цифра 1-го разр да кода, сформированного в регистре 11 в процессе уравновешивани  А и После окончани  вычислительны код Ку поступает на цифровую выходную шину 22 устройства. В режиме непосредственного цифроаналогового преобразовани  в ходной код Kj.no шине 21 через цифровой коммутатор 1 поступает на вход арифметико-логического устройства 3 На второй вход арифметико-логического устройства поступает из накапливающего регистра 5 код смещени  нул , который хранитс  в блоке 6 оперативной пам ти и перед каждым циклом цифроаналогового преобразовани  переписываетс  в накапливающий регистр 5. Остальные регистры обнулены . Арифметико-логическое устройство 3 выполн ет операцию суммировани , а результат по сигналу с блока 2 управлени  переписываетс  в накапливающий регистр 5. Преобразование осуществл етс  ел дующим образом. На первом такте код записанный в накапливающем регистре 5, сравниваетс  с кодом К, записанным в блоке 6 (код реального значени  старшего разр да с учетом коррекции масштаба), при помощи операции вычитани  и анализа знака резуль тата Z. , в арифметико-логическом ус ройстве 3 блоком 2 управлени . Причем знак Z определ етс  следующим выражением , П, если К Kj lo, если Если код Kg. больше К, , то в регистре 9 последовательного приближени  первый разр д устанавливаетс  в единичное состо ние, а из входного кода KB,J вычитаетс  код и остаток записываетс  в регистр 5, и в дальнейшем сравнение происходит с этим остатком. Если код Kgy меньше к , то в регистре 9 первый разр д устанавливаетс  в нулевое состо ние, а содержимое накапливающего регистра 5 не измен етс . На втором такте содержимое накапливающего регистра 5 сравниваетс  с. кодом Kj . В зависимости от результата сравнени  второй разр д регистра последовательного , приближени  устанавливаетс  в единич ное либо нулевое состо ние, соответственно из содержимого накапливающего регистра 5 либо вычитаетс  код K/ji, либо он не измен етс . 410 Указанна  процедура повтор етс  дл  всех п разр дов входного двоичного кода KBX. В результате в регистре 9 последовательного приближени  формируетс  рабочий код Кр. После формировани  кода Кр содержимое регистра 9 последовательного приближени  переписываетс  в основной регистр 11 и на аналоговой выходной шине 24 по вл етс  аналогова  величина , соответствующа  коду К . Функционирование устройства в режимах непосредственного аналогоцифрового или цифроаналогового преобразовани  периодически прерываетс  и осуществл етс  цикл самоповерки. Частота перехода из режима непосредственного преобразовани  в режим самоповерки определ етс скоростью изменени  реальных весов разр дов основного преобразовател  12 код-ток и зависит от стабильности параметров аналоговых узлов.основного преобразовател  12 код-ток и от скорости изменени  условий окружающей среды. Блок 2 управлени  может быть синтезирован различными методами. Например , он может быть выполнен на основе автомата с пам тью или по принципу программного управлени . Один из возможных вариантов реализации блока управлени  приведен на фиг. 2. Дл  формировани  управл ющих сигналов применена последовательна  схема с использованием ПЗУ. Необходимые дл  управлени  функционированием АЦП-ЦАП управл ющие и условные сигналы приведены в табл. 1. Приведенна  на фиг. 4, 5 и 6 блоксхема алгоритма работы устройства соответствует случаю и . Реализаци  предлагаемого устройства позвол ет использовать вспомогательные аналоговые сигналы А., уровни которых не требуетс  формировать с высокой точностью. Относительна  погрешность формировани  зтих сигналов: А(р)М;/А;„,, 1-огр где АА; - диапазон изменени  i-ro вспомогательного аналогового сигнала; А; - максимально допустима  величина AJ .

Такие низкие требовани  к точности формировани  вспомогательных аналоговых сигналов существенно упрощают аппаратуру, вырабатывающую эти сигналы, снижает ее стоимость.

Максимальное значение относительной погрешности формировани  разр дов преобразовател  код-ток определ етс  выражением

S Qe (p)cip-oiV. Moiire г

Значени  ) дл  различных р приведены в табл. 3,

Данное обсто тельство-позвол ет проектировать высоколинейные устройства дл  цифроаналогового и аналого-цифрового преобразовани  при использовании дешевых преобразователей код-ток, обладающих значительной погрешностью линейности. Погрешность линейности таких устройств не превышает значени 

А alsi sLt-isfill.

D

гдeq - вес младшего разр да ЦЛП;

D - диапазон представлени  чисел При , , , коэффициент повьш1ени  линейности устройства равен

в

393.

Уменьшение погрешности линейности устройства, погрешности смещени  нул  и погрешности масштаба приводит к уменьшению общей погрешности преобразовани .

Claims (2)

1. Устройство дл  аналого-цифрового и цифроаналогового преобразова .ни , содержащее компаратор напр жеНИИ , основной преобразователь кодток , выход которого подключен к : входу преобразовател  ток-напр жение , выход которого  вл етс  аналоговой выходной шиной, блок упра влени , первый выход которого подключен к тактовому входу регистра последовательного приближени , второй выход подключен к тактовому входу основного регистра, информационные входы которого подключены к соответ ствующим выходам регистра последовательного приближени , первый цифровой коммутатор, информационные входы которого  вл ютс  iiiitbponoH рходной тиной, отличаюшеес  тем, что, с целью повьппенн  тйчности преобразовани , введены второй цифровой коммутатор, арифметикологическое устройство, накапливающий регистр, регистр сдвига, блок оперативной пам ти, блок посто нной пам ти , аналоговый коммутатор, преобразователь напр жение-ток, блок сравнени  токов, вспомогательный регистр , вспомогательный преобразователь код-ток, источник опорного напр жени , блок ключей, при этом первый и второй входы блока управлени   вл ютс  соответственно входными шинами Режим преобразовани  и Контроль, третий выход подключен

к управл ющему входу первого цифрового коммутатора, выходы которого объединены с соответствующими выходами блока оперативной пам ти и блока посто нной пам ти и подключены к

соответствующим первым информационным входам арифметико-логического устройства, управл ющий вход которого подключен к четвертому выходу блока управлени , п тый и шестой выходы которого подключены соответственно к управл ющему и тактовому входам регистра сдвига, выход которого подключен к третьему входу блока управлени , а информационный вход о5ъединен с четвертым входом блока управлени  и подключен к знаковому выходу арифметико-логического устройства, вторые информационные входы которого объединены с соответствующими ин-

формационными входами блока оперативной пам ти, подключены к соответствующим выходам накапливающего регистра и  вл ютс  цифровой выходной шиной, информационные вьтхЬды

арифметико-логического устройства подключены к соответствующим информационным входам накапливающего регистра , тактовый вход которого подключен к седьмому выходу блока управлени , управл ющие входы подключены к соответствующим восьмым выходам блока управлени , вход обнулени  подключен к дев тому выходу блока управлени , дес тый и одиннадцатый

выходы которого подключены соответственно к входу разрешени  выборки и входу записи блока оперативной пам ти , адресные входы которого объединены с соответствующими адресными

входами блока посто нной пам ти и подключены к соответствующим двенадцатым вьпсодам блока управлени , тринадцатый выход которого подключен к входу разрешени  выборки блока посто нной пам ти, четырнадцатые вьпсоды подключены к соответствующим управл ющим входам аналогового коммутатора , первый информационный вход которого  вл етс  входной аналоговой шиной, второй информационный вхо подключен к шине нулевого потенциала , третий информационный вход объединен с первым информационным входом блока ключей и подключен к выходу источника опорного напр жени , вьпсод подключен к входу преобразовател  напр жение-ток, выход которого объединен с выходами основного и вспомогательного преобразователей код-ток и подключен к входу, блока сравнени  токов; выход которого подключен к первому информационному входу второго цифрового коммутатора , выход которого подключен к п тому входу блока управлени , п тнадцатьй и шестнадцатый выходы которого подключены соответственно к входу обнулени  и информационному входу регистра последовательного приближени , семнадцатый выход подключен к входу обнулени  основного регистра , выходы которого подключены к соответствующим входам основного преобразовател  код-ток, восемнадцатый выход блока управлени  подключен к тактовому входу вспомогательного регистра, выходы которого подключены к соответствующим входам вспомогательного преобразовател  код-ток, вход обнулени  подключен к дев тнадцатому выходу блока управлени , двадцатые выходы которого подключены к соответствующим управл ющим входам блока ключей, второй информационный вход которого подключен к выходу преобразовател  токнапр жение , третий информационный вход подключен к шине нулевого потенциала , первый и второй выходы подключены соответственно к первому и второму входам компаратора напр жений , выход которого подключен к второму информационному входу второго цифрового коммутатора, управл ющий вход которого подключен к двадцать первому выходу блока управлени .

2. Устройство-по п. 1, о т л ичающеес  тем, что блок управлени  выполнен на первом и втором регистрах, генераторе тактовых импульсов , инверторе, мультиплексоре и посто нном запоминающем устройстве , первый адресный вход которого  вл етс  первым входом блока, второй адресный вход подключен к выходу мультиплексора, первый, второй и третий информационные входы которого  вл ютс  соответственно третьим, четвертым и п тым входами блока, адресные входы подключены к соответствующим первым выходам посто нного запоминающего устройства, вторые выходы которого подключены к соответствующим информационным входам второго регистра, вход обнулени  которого  вл етс  вторым вкодом.блока, тактовый вход объединен с входом инвертора и подключен к выходу генера тора тактовых импульсов, выходы подключены к соответствующим третьим адресным входам посто нного запоминающего устройства, третьи выходы

которого подключены к -соответствзлощим информационным входам первого регистра, тактовый вход которого подключен к вьпсоду инвертора, с первого по п тый выходы  вл ютс  соответственно выходами блока с третьего по

седьмой, шестой и седьмой выходы первого регистра  вл ютс  восьмыми выходами блока, выходы с восьмого по дес тый  вл ютс  соответственно выходами блока с дев того по одиннадцатый , выходы с одиннадцатого по четырнадцатый  вл ютс  двенадцатыми выходами блока, п тнадцатый выход  вл етс  тринадцатым выходом блока, шестнадцатьй и семнадцатьй выходы  вл ютс  четырнадцатыми выходами блока, выходы с восемнадцатого по двадцать четвертый первого регистра  вл ютс  соответственно первым, п тнадцатым,

шестнадцатым, вторым, семнадцатым, восемнадцатым и дев тнадцатым выходами блока, выходы с двадцать п того по двадцать седьмой  вл ютс  двадцатыми выходами блока, двадцать восьмой выход первого регистра  вл етс  двадцать первым выходом блока.

Режим работы АЦП/ЦАП

Запуск контрол 

Младший разр д сдвигового

регистра

Знаковый разр д АЛУ

Ответ компаратора напр жени  или блока сравнени  токов

Управление первым цифровым коммутатором Управление режимом работы АЛУ

Управление режимом работы регистра сдвига

Синхроимпульс сдвига информации в регистре Синхроимпульс накапливающего регистра Управление режимом работы накапливающего регистра

Обнуление накапливающего регистра

Разрещение выборки ОЗУ Разрешение записи ОЗУ Адрес блока пам ти Разрешение выборки ПЗУ Управление аналоговым коммутатором

Синхроимпульс регистра последовательного приближени 

Сброс регистра последовательного приближени 

Таблица I

XI-1 режим АЦП

запуск контрол 

- двоичный эквивалент веса основного преобразовател  код-ток больше двоичного эквивалента преобразованного сигнала. - величина веса основного преобразовател  кодток превьш1ает величину компенсирующего сигнала. У 1 1 коммутируетс  цифрова  шина 21 - операци  вычитани 

работает как сдвиговый регистр, информаци  поступает с знакового выхода арифметико-логического уст ройства

работает как циклический регистр

параллельна  запись

информации

сдвиг информации вправо

сдвиг информации влево

разрешение записи

разрешение выборки - коммутируетс  аналоговый вход

- коммутируетс  шина нулевого потенциала - коммутируетс  выход источника опорного напр жени 

Информационный вход регистра последовательного приближени 

Синхроимпульс записи основного регистра Обнуление основного регистра

Синхроимпульс вспомогательного регистра

Сброс вспомогательного

регистра

Управление блоком ключей

Управление вторым цифроУ21 вым коммутатором

сброс

- сброс У2 на первый вход компаратора напр жени  подаетс  выход преобразовател  ток-напр жение, на второй вход-выход источника опорного напр жени . на первый вход компаратора напр жени  подаетс  выход источника опорного напр жени , а на второй вход-выход преобразовател  ток-напр жение У20-300 на первый вход компаратора напр жени  подаетс  выход преобразовател  ток-напр жение, а на второй вход - нулевой потенциал

на первый вход компаратора напр жени  подаетс  нулевой потенциал, а на второй вход-выход преобразовател  ток-напр жение коммутируетс  выход блока сравнени  токов

Таблица2

33

.Фи.г

35

yiz{i},yie , у/г

У/гг/А«глу/,

yizljlyziy уп.уюи).

У/(Уу у 13, y/D//J уч,УКо),уг, yiS, У6(о)ул у//,У5i/Z

I , у/3, у/у

,

I УЩ }-У21

2J.

-и-..

I у/3, у/5- I

p/ft ..y7. |y/J.y/7

,

pfey/j,

Фие.Ч

фиг.5

./n