SU312378A1 - Прецизионньш аналого-цифровой преобразователь - Google Patents

Description

Изобретение относитс  к аналого-цифровым преобразовател м управл ющих вычислительных машин и к цифровым электроизмерительным приборам.

Известны аналого-цифровые преобразователи , содержащие схемы сравнени , цифроаналоговый преобразователь, ключи, аналоговые запоминающие схемы, оперативный запоминающий блок, блок анализа результатов сравнени  и регистр ошибок.

Недостатком известных преобразователей  вл етс , то, что повышение точности преобразовани  ведет к снижению достоверности результата преобразовани .

Целью изобретени   вл етс  повышение точности преобразовани  при сохранении достоверности результата.

Эта цель достигаетс  тем, что предложенный аналого-цифровой преобразователь содержит арифметический блок и дополнительные схему сравнени  и цифро-аналоговый преобразователь, выход которого соединен через ключ с .одним из входов дополнительной схемы сравнени , его управл ющий вход подключен к выходу дополнительной схемы сравнени , а цифровой выход соединен со входом оперативного запоминающего блока. Входы арифметического блока подключены к выходу основного цифро-аналогового преобразовател  и оперативного запоминающего

блока. Входы блока анализа результатов сравнени  соединены с выходами основной, и дополнительной схем сравнени , а выход - с регистром ошибок.

На чертеже дана схема преобразовател ,. Он содержит основную схему сравнени  /, основной цифро-аналоговый преобразователь 2, работающий по принципу взвешивани ,

ключи 3, 4, аналоговые запоминающие схемы 5, 6, дополнительный цифро-аналоговый преобразователь 7, ключи 8, 9, дополнительную схему сравнени  10, тактовый генератор 11, блок 12 анализа результатов сравнени  и

выработки сигналов ошибок, оперативный запоминающий блок 13, блок 14 приема команд из ЦВМ, арифметический блок 15 и регистр ошибок 16.

Преобразователь работает следующ1 м образом .

Взвешивание начинаетс  с включени  всех разр дов основного преобразовател  2, кроме первого. Схема сравнени  1 сравнивает напр жение Ux с суммой весов всех разр дов,

л

начина  со второго, т. е. с Е(/г.

2 п

ни  Vx с суммой весов всех оставшихс  разр дов , т. е. с 26/1.

Если при первом сравнении окажетс , что

UK Sf/i, то все включенные младшие разр ды выключаютс , и включаетс  (фиксируетс ) первый разр д.

Преобразование продолжаетс  далее таким образом, что в ходе преобразовани  фиксируютс  все разр ды, добавление которых к ранее фиксированным дает сравнение Их UhПричем каждый фиксируемый разр д замен етс  суммой младших дл  проверки его веса и вычислени  поправки к нему.

Одновременно с каждым сравнением производитс  подключение с помош,ью ключей : и 4 одной из аналоговых запоминающих схем 5 и 5 ко входам сравнени  /. Запоминающие схемы производ т запоминание разности Ux-Uh, причем схема 5 запоминает разность между напр жением U и суммой

весов младших разр дов 2f/i, где и 2. Схема 6 запоминает разность между напр жением С/х и любым одиночным разр дом или суммой фиксируемых по ходу преобразовани  разр дов. II

При Ux-.ZUi в первом такте производитс  сравнение преобразуемого напр жени  Ux с суммой весов всех младших разр дов, начина  со второго. Одновременно включаютс  ключи 3 и схема 5 запоминает разность

Ux - Во втором такте тактовый генератор // отключает все младшие разр ды преобразовател  2 и включает первый разр д. Одновременно ключи 3 отключают запоминающую схему 5 от схемы сравнени  1, а ключи 4 подключают к ней запоминающую схему 6, котора . запоминает разность Ux - Ui. В третьем такте ключи S и 9 подключают запоминающие схемы 5 и 5 к дополнительной схеме сравнени  10. Схема сравнени  10 производит сравнение напр жений, занесенных в аналоговую пам ть. При этом на выходе преобразовател  7 включен один разр д, равный по весу единице младшего разр да преобразовател  2, что эквивалентно повышению суммы младших разр дов до величины предыдущего старшего. Если схема сравнени  10 обнаружит разность между сравниваемыми величинами , например i/a;- и и Ux- (Sf/i-f- n),

то в зависимости от пол рности сигнала с выхода схемы сравнени  10 преобразователь 7 производит автоматическую компенсацию этой разности, включа  необходимое число

разр дов соответствующей пол рности. Результат этой компенсации в цифровой фор.ме после каждого шага взвешивани  без учета первоначально включенной «единицы поступает в запоминающий блок 13, который запоминает также пол рность («знак) компенсационного напр жени .

По окончании преобразовани  .результат преобразовани  из преобразовател  2 поступает в арифметический блок 15. В этот блок

15 поступают также вСе коды из запоминающего блока 13, эквивалентные компенсационным напр жени м, выработанным преобразователем 7. Арифметический блок вычисл ет поправки к каждому включенному (фиксированному ) разр ду основного преобразовател  и затем вычисл ет полную поправку, равную их сумме (с учетом знака). Затем эта поправка суммируетс  с результатом преобразовател  2 и на выходе арифметического

блока 15 получаетс  достоверный результат с точностью, определ емой дискретностью основного преобразовател .

Последовательность операций задаетс  тактовым генератором 11, который учитывает

результаты анализа сигналов, поступающих из схем сравнени  1 и 10 в блок анализа 12. Этот блок анализирует сигналы, поступающие из схемы сравнени  и при обнаружении противоречи  между ними вырабатывает

сигналы ошибок, которые занос тс  в регистры ошибок 16.

Предмет изобретен и- 

Прецизионный аналого-цифровой преобразователь , содержащий схемы сравнени , цифро-аналоговый преобразователь, ключи, аналоговые запоминающие схемы, оперативный

запоминающий блок, блок анализа результатов сравнени , регистр ошибок, отличающийс  тем, что, с целью повышени  точности преобразовани , он содержит арифметический блок, дополнительные схему сравнени  и

цифро-аналоговый преобразователь, выход которого соединен через ключ с одним из входов дополнительной схемы сравнени , его управл ющий вход подключен к выходу дополнительной схемы сравнени , а цифровой

выход соединен со входом оперативного запоминающего блока; входы арифметического блока подключены к выходу основного цифро-аналогового преобразовател  и оперативного запоминающего блока; входы блока анализа результатов сравнени  соединены с выходами основной и дополнительной схем сравнени , а выход - с регистром ошибок.

Katmandu

из ЦВМ Результат

прео5разодс1ни}1 Код ошибки