SU1051701A1 - Цифроаналоговый преобразователь - Google Patents

Цифроаналоговый преобразователь Download PDF

Info

Publication number
SU1051701A1
SU1051701A1 SU823412298A SU3412298A SU1051701A1 SU 1051701 A1 SU1051701 A1 SU 1051701A1 SU 823412298 A SU823412298 A SU 823412298A SU 3412298 A SU3412298 A SU 3412298A SU 1051701 A1 SU1051701 A1 SU 1051701A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
block
counter
inputs
Prior art date
Application number
SU823412298A
Other languages
English (en)
Inventor
Алексей Петрович Стахов
Юрий Андреевич Петрасюк
Олег Викторович Конючевский
Андрей Аликович Сухарев
Александр Евгеньевич Хуторянец
Original Assignee
Винницкий политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Винницкий политехнический институт filed Critical Винницкий политехнический институт
Priority to SU823412298A priority Critical patent/SU1051701A1/ru
Application granted granted Critical
Publication of SU1051701A1 publication Critical patent/SU1051701A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий источник опорного напр жени , регистр первый цифровой коммутатор, блок ключевых элементов, резистивный делитель, операционный усилитель, блок логичест . ких элементов и блок управлени , первый, выход которого соединен с входсм регистра, второй выход - с первьа входом блока логических элементов , выход которого подключен к контрольному выходу устройства, второй и третий входы - соответственно к первому и второму входам первого цифрового коммутатора, третий вход которого соединен с выходе регистра, четвертый вход - с третьим выходе блока управлени , выход - с первым входом блока ключевых элементов, выход которого через резистивный делитель подключен к выходу операционного усилител , выход которого соединен с выходной шиной устройства, отличающийс  тем, что, с целью повышени  точности определени  кода погрешности, в него введены генератор импульсов, второй цифровой коммутатор , два одновибратора, два счетчика, блок сравнени  кодов, блок уравновешивани  и аналоговый коммутатор , управл ющий вход которого соединен с четвертым выходом блока управлени , вход - с выходом источника опорного напр жени , первый выход - с вторым входом блока ключевых элементов, второй выхрд - с входом генератора пр моугольных импульсов , первый выход которого подклю- , чен к первым входам счетчиков второй выход - к первому входу второго «Л цифрового коммутатора,:первый выход которого через первый одновибратор соединен с.вторым входом, первого счетчика, второй выход через второй одновибратор - с вторым входом второго счетчика, выход которого подключен к первс у входу блока сравнени  кодов, второй вход которого соединен с выходом первого счетчика, а О1 выход - с входом блока управлени , п тый и шестой выходы которого соединены соответственно с третьими вхо Дс1ми первого и второго счетчиков, седьмой выход - с вторым входом вто рого цифрового коммутатора, восьмой выход - с входом блока уравновешивани , первый и второй выходы которого подключены соответственно к первс лу и второму входам блока логических элементов.

Description

Изобретение относитс  к цифровой измерительной и вычислительной технике и может быть использовано дл  преобразовани  цифровых величин в аналоговые, а также в автомати- ческих системах подгонки номиналов весовых резисторов резистивных делителей напр жени .
Известен цифроаналоговый преобразователь , содержащий регистр входного кода, ключи, резистивный делитель , компараторы, источник опорного напр жени  и генератор пилообразного напр жени  Cl
Однако дл  контрол  устройства используютс  аналоговые прецизионные блоки, качество работы которых зависит от многодестабилизирующих факторов например, температуры.
Известен также цифроаналоговый преобразователь СЦАП J, содержащий источник опорного напр жени , регистр, первый цифровой коммутатор, блок ключевых элементов, резистивный делитель , операционный усилитель, блок логических элементов и блок управлени , первый выход которого соединен с входом регистра, второй выход - с первым входом блока логических элементов, выход которого подключен к контрольному выходу устрой-, ства, второй и третий входы - соответственно к первому и второму входам первого цифрового коммутатора, третий вход которого соединен с выходом регистра, четвертый вход - с третьим выходом блока управлени , выход - с первым входом блока клю-. чевых элементов, выход которого че-. рез резистивный делитель подключен к входу операционного усилител , выход которого соединен с выходной шиной устройства Сз,
Недостатком данного устройства  вл етс  то, что точность определени  кода погрешности нелинейности выходной характеристики резистивного делител  напр жени , который используетс  в блоке эталонных величин , ограничена чувствительностью и стабильностью аналогового блока выделени  разности, подверженного воздействию помех и по шинам питани .
Цель изобретени  - повышение точности определени  кода погрешности.
Указанна  цель достигаетс  тем, что в цифроаналоговый преобразователь , содержащий источник опорного напр жени , регистр, первый цифровой коммутатор-, блок ключевых элементов , резистивный делитель, операционный усилитель, блок логических элементов и блок управлени , первый выход которого соединен с входом регистра, второй выход - с первым входом блока логических элементов , выход которого подключен
к контрольному,выходу устройства, второй и третий входы - соответственно , к первому и второму входам первого цифрового коммутатора, третий вход которого соединен с выходом регистра, четвертый вход - с третьим .выходом блока управлени , выход - с первым входом блока ключевых элементов, выход которого через, резистивный делитель подключен к входу операционного усилител , выход которого соединен с выходной шиной устройства, введены генератор импульсов, второй цифровой коммутатор , два одновибратора, два 5 счетчика, блок сравнени  кодов, блок уравновешивани  и аналоговый коммутатор, управл ющий вход которого соединен с четвертым выходом блока управлени , вход - с выходом источника опорного напр жени , первый выход - с вторым входом блока ключевых элементов, второй выход с входом генератора пр моугольных . импульсов, первый выход которого подключен к первым входам счетчиков, второй выход - к первому входу второго цифрового коммутатора, цервый .выход которого через первый одновибратор соединен с вторым входом первого счетчика, второй выход через второй одновибратор с вторым входом второго счетчика, выход которого подключен к первому входу блока сравнени  кодов, второй вход I которого соединен с выходом первогр счетчика, а выход - с входом блока управлени , п тый и шестой выходы которого соединены соответственно с третьими входами первого и второго счетчиков, седьмой выход - с вторым входом второго цифрового коммутатора , восьмой выход - с входом блока уравновешивани , первый и второй выходы которого подключены соответственно к первому и вторс ну входам блока логических элементов.
На чертеже представлена функциональна  схема устройства.
Цифроаналоговый преобразователь содержит входную шину 1, регистр 2, блок 3 уравновешивани , первый цифровой коммутатор 4, источник 5 опорного напр жени , аналоговый коммутатор 6, блок 7 ключевых элементов , резистивный делитель 8, операционный усилитель 9, генератор 10 импульсов второй цифровой коммутатор 11, первый одновибратор 12, второй одновибратор 13, первый счетчик 14, второй счетчик 15, блок 16 сравнени  кодов, блок 17 логических элементов, блок 18 управлени . Вход 1 цифроаналогового преобразовател   вл етс  информационным, через который на первый вход регистра 2 поступает цифровой код. Выход 5 регистра 2 соединен с первым ин-
ормацио.нным входом первого цифроого коммутатора 4, первый и второй ыходы блока 3 уравновешивани  соеинены , соответственно с. вторым и ретьим информационными входами перого цифрового коммутатора 4 и перым и вторым входами блока 17 лоических элементов, выход которого вл етс  контрольным выходом 29 ифроаналогового преобразовател , на котором формируетс  цифровой код огрешности весового резистора резистивного делител  напр жени . Выод источника 5 опорного напр жени  подключен к информационному
входу аналогового коммутатора 6 первый выход аналогового коммутатора . 6 подключен к входу генератора 10 импульсов, второй выход аналогового коммутатора 6 подключей к информационным входам блока 7 ключевых элементов, управл ющие входы блока . 7 ключевых элементов соединены с выходом первого цифрового коммутатора 4, Выходы блока 7 ключевых элементов подключены к входам резистивного делител  8, выход которого подключен к входу операционного усилител  9. Выход операционного усилител  9.  вл етс  выходом цифроаналогового преобразобател  19, на котором формируетс  аналоговый эквивалент вхЫдной кодовой кс ибинации. Первый выход генератора 10 импульсов соединен с первыми информационными входами первого 14 и второго 15 счетчиков , второй выход генератора 10 соединен с информационным входом второго цифрового коммутато- . ра 11.
Первый выход второго цифрового коммутатора 11 соединен с входе первого одновибратора 12, выход одновибратора 12 соединен с вторым в информационным входс 1 первого . счетчика 14, второй выход блока 11 соединен с входом второго одновибратора 13, выход одиовибратора 13 соедин1ен с вторым информационные входом второго счетчика 15. Выход первого счетчика 14 и второго счетчика 15 соединены соответственно с nepBWf и BTOpM-i входами блока 16 сравнени , выход которого соединен с входсм блока 18 управлени . Первый, второй, третий, четвертый, п тый, шестой и седьмой выходы блока 18 управлени  соединены соответственно с вторым входом регистра 2, управл ющим входом первого цифрового коммутатора 4, входом блока 3 поразр дного уравновешивани , управл ющим входом второго цифрового коммутатора 11, управл ющим входом блока 17 логических элементов, управл ющим входом второго счетчика 15, управл ющим
входом первого счетчика 14 и управл ющим входом аналогового ком-, мутатора б.
Блок 18 управлени  обеспечивает функционирование устройства. Цифроаналоговый преобразователь работает в двух режимах: режиме метрологического контрол  и режиме непосредственного преобразовани  входного цифровогокода в аналогичную величину.
В процессе метрологического контрол  линейности выходной характеристики производитс  определение величины отклонени  веса i-го разр да от требуемой величины и ее регистрации .
К кодам, с иррациональными основани ми относ тс  р -коды Фибоначчи и коды золотой р-пропорции.
в кодах Фибон-аччи любое действительное число можно представить в виде 00
. . (
где c(g - двоична  цифра;
Чр(е)- вес 6-го разр да (число
Фибоначчи},
р - параметр кода {0,1,2...J. В кодах золотой р-пропорции любое действительное число можно представить в виде
4-вО
-.,
где ер - двоична  цифра;
0 - вес В -го разр да;
р - параметр кода {0,1,2.... Характернойособенностью данных кодов  вл етс  неоднозначность представлени  цифровой информап.ии,
т.е. одному результирующему числу может ставитьс  в соответствие определенное число различных кодовых комбинаций. .
В режиме метрологического кон.тррл  njjTeM уравновешивани  i ,-го повер емого разр да группой более младших разр дов при условии, что эти разр ды удовлетвор ют своим техническим требовани м, выполн етс  формирование кода погрешности t-ro повер емого разр да. Данный код погрешности фиксируетс  на втором выходе 19 цифроаналогов ого преобразовател .
Предположим, что i-и разр д имеет отклонение от идеального веса . Процедура контрол , при условии , что все разр ды младшие точные , будет проходить следующим
образом.
По сигналу блока 18 управлени  на первом выходе блока.3 уравновешивани  сформируетс  код с одной, единицей в i-м разр де. Через блок
4 эта кодова  комбинаци  подаетс 
на управл ющие входы блока элементов ключевых элементов.При этом сформируетс  значение входного сопротивлени  резистивного делител  8, соответствующее входной кодовой комбинации, которое через аналоговый коммутатор б подключаетс  к управл юиему входу генератора 10 импульсов. На первом (низкочастотном } выходе генератора импульсов будут формироватьс  импульсы с периодом следовани , завис щим от входного сопротивлени  резистивного делител  8. Этот импульс с большим периодом через второй цифровой коммутатор 11 по команде блока 18 поступает на вход первого одновибратора 12, который осуществл ет выделение периода низкочастотной последовательности импульсов и подачу его на второй информационный вход первого счетчика 14. На первый информационный вход счетчика 14 посто нно поступает последовательность пр моугольных импульсов с второго выхода генератора 10. Заполн етс  первый счетчик 14 при первом совпадении единичных сигналов нп своих первом и втором информационных входах, и заканчиваетс  заполнение счетчика 14 при отключении единичного уровн  от его второго информационного входа. Таким образом, в первом счетчике 14 формируетс  кодова  комбинаци , соответствующа  входному сопротивлению резистивного делител  8 при кодовой комбинации, сформированной на первом выходе блока 3.
По команде блока 18 управлени  на втором выходе блока 3 сформируетс  кодова  комбинаци , содержаща  одну единицу в (i-lj-м разр де . Эта кодова  комбинаци  через первый коммутатор 4 поступит на управл ющие входы блока 7 и сформируетс  новое значение входного сопротивлени  резистивного делител  8, Это сопротивление через аналоговый коммутатор б подключаетс  к входу генератора 10, на первом выходе которого будет формироватьс  низкочастотна  последовательность пр моугольных импульсов с периодом, пропорциональным входному сопротивлению резистивного делител  8. Эта последовательность через второй цифровой коммутатор 11 подаетс  на вход второго одновибратора 13, на выходе одновибратора 13 выдел етс  период следовани  низкочастотных импульсов в виде единичного уровн , .который исключаетс  к второму информационуому входу второго счетчика 15 г и происходит заполнение второго счетчика 15 аналогично заполнению первого счетчика 14. В результате , во втором счетчике 15 формируетс  кодова  комбинаци , соответствующа  входному сопротивлению резистивного делител  8 и кодовой комбинации, сформированной на втором выходе устройства 3. 5 В блоке 16 сравнени  происходит сравнение содержимого первого 14 и второго 15 счетчиков. Результат сравнени  поступает .на вход блока 18 управлени . Если содержимое
0 первого счетчика 14 болыче содержимого второго счетчика 15, то по команде блока 18 на втором выходе устройства 3 формируетс  следующа  . кодова  комбинаци , содержаща  еди5 ницы B(i-l/-M и {t-2)-M разр дах, второй счетчик 15 обнул етс  и повтор етс  процедура его заполнени  Если в результате нового сравнени  содержимого первого 14 и второго 15 счетчиков окажетс , что содержимое первого счетчика 14 больше , то по команде блока 18 происходит формирование новой кодовой комбинации на втором выходе устройства 3, содержащей единицы в (i-l)-M
(i-2 )-м и (i-3 -м разр дах, обнуление второго счетчика 15 и производитс  новое его заполнение.
Если содержимое первого счетчика 14 окажетс  меньше содержимого вто0 рого счетчика 15, то на втором выходе устройства 3 сформируетс  кодова  комбинаци , содержаща  единицы
B(i-l)-M и (i-3)-M разр дах, второй счетчик -15 обнулитс  и произой5 дет его новое заполнение.
Аналогичные действи  по уравновешиванию кодовой комбинации, сформированной на первом выходе блока
0 3, будет продолжатьс  до тех пор,
пока не будет зафиксировано равенство содержимого первого 14 и второго 15 счетчиков. Это равенство будет означать равенство входных .соf противлении блок 8 при подаче на его вход различных кодовых комбинаций , сформированных на первом и втором выходах устройстйа 3, причем на первом выходе формируетс  кодова  комбинаци , содержаща  единицу в
повер емом разр де Г, а на втором выходе - уравновешивающа  ее кодова  комбинаци .
В следующий такт времени по ко5 манде блока 18 управлени  на блоке 17 логических элементов производитс  вычитание уравновешивающей кодовой комбинации, поступающей на второй вход блока 17, из кодовой комби0 нации, поступающей на первый вход блока 17 с первого выхода блока 3. Результат вычитани   вл етс  кодом погрешности веса i-го разр да. Этот результат поступает на выход 19 с дифроаналогового преобразовател .
Таким образом, по сравнению с известными устройствами, введение в данный ЦАП новых элементов позвол ет значительйо повысить точность определени  кода погрешности разр да в широком диапазоне температур.

Claims (2)

  1. ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий источник опорного напряжения, регистр первый цифровой коммутатор, блок ключевых элементов, резистивный делитель, операционный усилитель, блок логичес? ких элементов и блок управления, первый выход которого соединен с входом регистра, второй выход - с первым входом блока логических элементов, выход которого подключен к контрольному выходу устройства, второй и третий входы - соответственно к первому и второму входам первого цифрового коммутатора, третий вход которого соединен с выходом регистра, четвертый вход - с третьим выходом блока управления, выход - с первым входом блока ключевых элементов, выход которого через резистивный делитель подключен к выходу операционного усилителя, выход которого соединен с выходной шиной устройства, отличающийся тем, что, с целью повышения точности определения кода погрешности, в него введены генератор импульсов, второй цифровой коммутатор, два одновибратора, два счетчика, блок сравнения кодов, блок уравновешивания и аналоговый коммутатор, управляющий вход которого соединен с четвертым выходом блока управления, вход - с выходом источника опорного напряжения, первый выход - с вторым входом блока ключевых элементов, второй выход - с входом генератора прямоугольных импульсов , первый выход которого подклю- q чен к первым входам счетчиков, вто- 5S рой выход - к первому входу второго цифрового коммутатора, . первый выход которого через первый одновибратор соединен с .вторым входом первого счетчика, второй выход через второй одновибратор - с вторым входом второго счетчика, выход которого подключен к первому входу блока сравнения кодов, второй вход которого соединен с выходом первого счетчика, а выход - с входом блока управления, пятый и шестой выходы которого соединены соответственно с третьими входами первого и второго счетчиков, седьмой выход - с вторым входом второго цифрового коммутатора, восьмой выход - с входом блока уравновешивания, первый и второй выходы которого подключены соответственно к первому и второму входам блока логических элементов.
  2. 2 :
SU823412298A 1982-03-23 1982-03-23 Цифроаналоговый преобразователь SU1051701A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823412298A SU1051701A1 (ru) 1982-03-23 1982-03-23 Цифроаналоговый преобразователь

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823412298A SU1051701A1 (ru) 1982-03-23 1982-03-23 Цифроаналоговый преобразователь

Publications (1)

Publication Number Publication Date
SU1051701A1 true SU1051701A1 (ru) 1983-10-30

Family

ID=21002847

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823412298A SU1051701A1 (ru) 1982-03-23 1982-03-23 Цифроаналоговый преобразователь

Country Status (1)

Country Link
SU (1) SU1051701A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 919075, кл. Н 03 К 13/02, 09 .Oi6.80. 2. Авторское свидетельство СССР 864548, кл. Н 03 К 13/02, 17.12.7$ (прототип). *

Similar Documents

Publication Publication Date Title
US3879724A (en) Integrating analog to digital converter
US3875508A (en) Metering electrical energy (kWh) in single phase systems
USRE34899E (en) Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset
US4238784A (en) Electronic measuring system with pulsed power supply and stability sensing
US5206650A (en) Charge-controlled integrating successive-approximation analog-to-digital converter
SU1051701A1 (ru) Цифроаналоговый преобразователь
US4196419A (en) Analog to digital converter
US4633221A (en) Dual slope analog-to-digital converter with automatic, short cycle range determination
CA1224879A (en) Voltage-to-frequency and analog-to-digital converter circuit
US4081801A (en) Electronic measuring system with pulsed transducer
EP0142703B1 (en) A method for determining an unknown voltage and dual slope analog-to-digital converter
SU1241142A1 (ru) Частотный дискриминатор
SU1474824A1 (ru) Устройство дл аналого-цифрового и цифро-аналогового преобразовани
SU1336233A1 (ru) Устройство дл измерени дифференциальной нелинейности цифроаналоговых преобразователей
SU1358093A1 (ru) Стохастический преобразователь напр жени
SU1300506A1 (ru) Устройство дл логарифмировани отношени сигналов
SU957274A1 (ru) Аналоговое запоминающее устройство
SU1531008A1 (ru) Измерительный стрелочный прибор
SU1430907A1 (ru) Цифровой фазометр-частотомер
SU752170A1 (ru) Цифровой измеритель действующего значени сигнала
SU1030742A2 (ru) Устройство дл формировани напр жени пропорционального логарифму частоты импульсов
SU1830463A1 (en) Measuring transducer for tensor resister weight measuring devices
SU762167A1 (ru) Аналого-цифровой 1
SU982191A1 (ru) Интегрирующий аналого-цифровой преобразователь
CA1106971A (en) Electric circuits