<p>Изобретение относится к цифровой измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые и цифровых в аналоговые. Цель изобретения повышение точности, быстродействия и расширение функциональных возможностей за счет дополнительного режима цифроаиалогового преобразования. Аналого-цифровой преобразователь (АЦП) содержит входную аналоговую шину 1, блок 2 опорных напряжений, первый 3, второй 4 и третий 5 аналоговые коммутаторы, операционный усилитель 6,</p>
<p>фиг 7</p><p><a name="caption2"></a>1513619 А1</p>
<p>3</p>
<p>15136</p>
<p>выходную аналоговую шину 7, четвертый аналоговый коммутатор 8,масштабирующий элемент 9,выполненный на резисторе, блок 10 выборки-хранения,пятый аналого- , вый коммутатор 11,блох 12 сравнения токов, дополнительный преобразователь 13 код - ток, основной преобразователь 14 код - ток, первый регистр 15 сдвига, регистр 16, второй регистр 17 , сдвига, блок 18 элементов ИЛИ, регистр 19 последовательного приближения, блок 20 управления, вычислительный блок 21, шину 22. "Запись", входную цифровую шину 2.3, выходную циф9 4</p>
<p>ровую шину 24, шину 25 "Режим преобразования", шину 26 "Контроль", шину 27 "Пуск", шину 28 "Окончание преобразования". Повышение точности преобразования обеспечивается зз. счет самокоррекции аддитивной и мультипликативной погрешностей. Быстродействие повышается за счет сокращения общего</p>
<p>) времени аналого-цифрового преобразования путем совмещения во времени операции выборки и начала кодирования входной величины без ухудшения точностных характеристик. 1 з.п.ф-лы, 4 ил.</p>
<p>Изобретение относится к цифровой 20 измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые и цифровых в аналоговые.</p>
<p>Цель изобретения - поглЕпение точ~ 25 ности, быстродействия и расширение функциональных возможностей за счет дополнительного режима цифроаналогового пре образопалин,</p>
<p>На фиг,! приведет! функциональная 30 схема аналоге' цифрового преобразователя (АЦП); на гшг.2 функциональная схема вычислительного блока; на фиг.З и 4 - алгоритм работы АЦП.</p>
<p>АЦП (фиг.1) '-одержит входную ана- 35 лотовую шину 1, блок 2 опорных напряжений, первый 3, второй 4 и третий 5 аналоговые коммутаторы, операционный усилитель 6, выходную аналоговую шину 7, четвертый аналоговый коммута- 40 тор 8, масштабирующий элемент 9, выполненный на резисторе, блок 10 выборки-хранения, пятый аналоговый коммутатор 11, блок 12 сравнения токов, дополнительный преобразователь 13 45</p>
<p>код - ток, основной преобразователь 14 код - ток, первый регистр 15 сдвига, регистр 16, второй регистр 17 сдвига, блок 18 элементов ИЛИ, регистр 19 последовательного приближе- <sub>50 </sub>ния, блок 20 управления, вычислительный блок 21, шину "Запись" 22, входную цифровую шину 23, выходную цифровую шину 24, шину "Режим преобразования" 25, шину "Контроль" 26, шину "Пуск" 27 и шину "Окончание преобразования" 28.</p>
<p>Вычислительный блок 21 (фиг.2) содержит входной регистр 29, цифровой</p>
<p>коммутатор 30, арифметико-логическое устройство 31, регистр-аккумулятор 32, выходной регистр 33 и блок 34 памяти .</p>
<p>Особенностью АЦП является использование избыточных измерительных кодов (ИИК), поэтому основной преобразователь 14 код - ток должен быть выполнен на основе ИИК. Блок 2 опорных напряжений формирует два опорных напряжения: отрицательное А^<sup>п</sup> на первом выходе и положительное Αθ<sub>η</sub> на втором выходе. Необходимость формирования А<sup>д<sub></sup>о</sub>^<sup>п</sup> вызвана тем, что в качестве блока 10 выборки-хранения следует использовать прецизионное устрой ство интегрирующего типа, охваченное отрицательной обратной связью, которая делает его инвертирующим.</p>
<p>Разряды основного преобразователя 14 код - ток разбиваются на две группы: группу из ш "неточных" (старших) разрядов и группу из (η-ш) "точных" (младших) разрядов.</p>
<p>На этапе изготовления устройства в блок 34 памяти заносятся коды, соот-,</p>
<p>ветствующие весам младших а также коды К^<sup>п</sup> и К</p>
<p>разрядов,</p>
<p>ПАП</p>
<p>пп » соответствующие опорным напряжениям</p>
<p>. АЦП , ,υ,ΑΠ</p>
<p><sup>А</sup> он <sup>и А</sup>оп блока опорных напряжений.</p>
<p>Преобразователь функционирует в трех режимах: А—Ц преобразования,</p>
<p>Ц-А преобразования и проверки (алгоритм работы приведен на фиг.З и 4).</p>
<p> Режим проверки включает контроль</p>
<p>линейности, контроль нуля ЦАП, контроль нуля АЦП, контроль масштаба</p>
<p>ЦАП, контроль масштаба АЦП.</p>
<p>15136</p>
<p>В контроле линейности, как и в известном преобразователе, определяются коды отклонений весов группы старших'</p>
<p>,разрядов основного преобразователя 14, $ код - ток от требуемых значений. Для этого с помощью коммутатора 5 к выводу резистора 9 подключается шина нулевого потенциала. Дополнительный преобразователь 13 код - ток форми- 10 рует вспомогательную аналоговую величину А<sub>в</sub>. Число ступеней А<sub>в</sub> соответствует числу проверяемых разрядов основного преобразователя 14 код-ток. Каждое значение аналоговой величины 15 А<sub>в</sub>; дважды уравновешивается методом поразрядного кодирования разрядами основного преобразователя 14 код ток, один раз с запретом включения поверяемого разряда, другой раз - 20</p>
<p>без запрета. При этом результаты каждого из двух кодирований К<sub>е</sub> и Кр 1го разряда формируются в регистре 19 последовательного приближения. По мере формирования кода производит- 25</p>
<p>ся формирование его двоичного экви,.ι</p>
<p>валента при помощи вычислительного блока 21 по формуле</p>
<p>8-«</p>
<p>К<sub>р</sub> =Σ а-Ν· ,</p>
<p>(1)</p>
<p>ту зо</p>
<p>где а· - цифра л-го разряда кода</p>
<p>Κθ первого результата уравновешивания;</p>
<p>- двоичный эквивалент д-го разряда.</p>
<p>Для кода также формируется его</p>
<p>двоичный эквивалент по формуле е</p>
<p>(2)</p>
<p>где а; - цифра ί-го разряда кода до</p>
<p>' ' к<sup>п<sub></sup>е</sub> . ‘</p>
<p>Коды Кр<sub>2</sub> и Κρ<sub>2</sub> формируются в регистре-аккумуляторе 32. Так как в выражении (2) коды равны нулю при _; =</p>
<p>=п-т+1 (содержимое блока 34 памяти 45 нулевое), то код равен коду реального веса 1-го разряда (К<sub>р</sub>£=Κθ ) и записывается в блок 34 памяти.</p>
<p>Аналогичным образом производится определение кодов реальных весов ос- 50 тальных. "неточных" разрядов с учетом ранее определенных кодов К<sup>1</sup>^. Аддитивная погрешность блока 12 сравнения токов, используемого при кодировании, исключается при вычитании кодов, со- 55 ответствующих двум кодированиям.</p>
<p>Контроль линейности заканчивается записью в блок 34 памяти кодов реальных весов всех т "неточных" разрядов.</p>
<p>19 6</p>
<p>При дальнейшей работе устройства в режиме проверки, в отличие от известного преобразователя, "происходит определение аддитивной и мультипликативной погрешностей А-Ц и Ц-А преобразования .</p>
<p>Важным является то, что длительность такта кодирования в режиме проверки и в режиме непосредственного А-Ц преобразования одинакова, благодаря этому некоторые основные погрешности блока выборки-хранения (скачка и спада) приобретают аддитивный характер, т.е. перестают зависеть от величины запоминания сигнала. Это позволяет их определить и в дальнейшем исключить из результата А-Ц преоб· разования.</p>
<p>В контроле нуля АЦП шина нулевого потенциала подсоединена к входу блока 10 выборки-хранения и производится уравновешивание сигнала Α<sub>βχ</sub> =0 компенсирующим сигналом А<sub>к</sub>; основного преобразователя 14 код - ток. При этом в регистре 19 последовательного приближения формируется код результата уравновешивания, а в регистре-аккумуляторе 32 формируется двоичный „АЦП</p>
<p>эквивалент этого кода К<sub>о</sub> :</p>
<p>(з)</p>
<p>где а . - цифра л-го разряда кода результата уравновешивания</p>
<p>при кодировании нуля АЦП.</p>
<p>„ „АЦП</p>
<p>При этом в код нуля К<sub>о</sub> войдут ·> аддитивные погрешности блока 10 выборки-хранения и блока 12 сравнения токов. Контроль нуля АЦП заканчивается записью в блок 34 памяти кода Κ.ζ<sup>υ</sup>'<sup>π</sup> . При контроле нуля ЦАП переключается коммутатор 5, подсоединяя шину нулевого потенциала к выводу резистора 9, и аналогично выполнению контроля нуля АЦП производится определение кода нуля Κθ по формуле ацп</p>
<p>(4)</p>
<p>где а<sup>1</sup>· - цифра л-го разряда кода результата уравновешивания при кодировании нуля ЦАП. При этом К <sub>й</sub> содержит аддитивную</p>
<p>погрешность только блока сравнения токов. Заканчивается режим контроля нуля ЦАП записью в блок 34 памяти кода</p>
<p>В контроле масштаба АЦП переключау</p>
<p>ются коммутаторы 3 и 4, подсоединяя</p>
<p>сигнал А<sub>О</sub>п к входу блока 10 выбор7</p>
<p>1513619</p>
<p>8</p>
<p>ки-хранения. Далее производится уравновешивание сигнала Λθ„<sup>Π</sup> компенсирующим сигналом А<sub>к</sub>; . По мере формирования кода результата уравновешивания в регистре 19 последовательного приближения в регистре-аккумуляторе 32 формируется код масштаба К <sup>11,11</sup> по формуле</p>
<p>(5)</p>
<p>где а < - цифра ί-го разряда кода</p>
<p>результата уравновешивания.</p>
<p>Так как код К<sup>А<sub></sup>М</sub><sup>4П</sup> содержит код К, то код К^<sup>п</sup> исключается из кода масштаба путем вычитания. Далее в вычислительном блоке 21 происходит деление кода К<sub>оп</sub> на код К <sub>м</sub> .В результате деления формируется код масштабного коэффициента к^<sup>л</sup>, на который перемножаются все коды реальных весов "неточных" разрядов, определенные при контроле линейности и хранящиеся в блоке 34 памяти. При этом в регистре-аккумуляторе 32 формируются коды реальных весов "неточных" разрядов Крр<sup>П</sup> с учетом наклона кодирующей характеристики (погрешности масштаба) по формуле</p>
<p>Контроль масштаба АЦП заканчивается записью в блок 34 памяти всех коАцп</p>
<p>,дов Κρρ , где они хранятся до проведения следующего цикла проверки.</p>
<p>В контроле масштаба ЦАП переключаются коммутаторы 4 и 5, подсоединяя сигнал Αθρ" к выводу резистора 9. Производится уравновешивание сигнала А<sup>1</sup>**" компенсирующим сигналом А <sub>к</sub>; . Аналогично контролю масштаба АЦП формируется код масштаба К<sup>ц<sub></sup>м</sub> . Затем в регистре-аккумуляторе 32 формируются коды реальных весов "неточных" разрядов Крй" с учетом погрешности масштаба ЦАП по формуле</p>
<p>Контроль масштаба ЦАП заканчивается</p>
<p>записью в блок 34 памяти всех кодов и ар</p>
<p>Кр<sub>?</sub> , где они хранятся до проведения нового цикла проверки.</p>
<p>Таким образом, режим проверки "акончен.</p>
<p>В режиме непосредственного А-Ц преобразования переключается коммутатор 4, подсоединяя шину "Вход"</p>
<p>АЦП к входу блока 10 выборки-хранения. Осуществляется выборка входного аналогового сигнала Α<sub>θχ</sub> и его хранение в блоке 10 выборки-хранения с последующим преобразованием в рабочий код К <sub>ραβ</sub> методом поразрядного кодирования .</p>
<p>Для исключения ошибок кодирования типа "неправильное включение" разрядов используется дополнительный аналоговый сигнал А^. Так как на любом 1-м такте</p>
<p>οί'’</p>
<p>А^(бр)=-^—(6)</p>
<p>и меньше веса ()(,, то для физической реализации сигнала А ) можно воспользоваться младшими разрядами основного преобразователя 14 код - ток. Данное обстоятельство позволяет без дополнительных затрат аналогового оборудования при введении блока 18 элементов ИЛИ сдвигового регистра 17 и регистра 16 осуществлять формирование и управление сигнала А^. Причем для изменения значений Α^(ϋρ) при функционировании преобразователя осуществляется потактный сдвиг содержимого сдвигового регистра 17, что приводит к уменьшению (с каждым тактом) кодового эквивалента в об раз и соответствующему уменьшению сигнала А„(Сд) по сравнению со значением А|(Ц., ).</p>
<p>Параллельно формированию кода К<sub>рав</sub> в вычислительном блоке 21 происходит формирование выходного двоичного кода с учетом кода реальных весов и кода К*<sup>цп</sup>, полученных в режиме проверки. Скорректированный выходной код вычисляется по формуле</p>
<p><sup>К</sup>вь, (9)</p>
<p>Затем по переднему фронту управляющего сигнала код К <sub>6ЫК</sub> переписывается в выходной регистр 33, а по заднему фронту того же сигнала код К<sub>вы</sub> . можно считывать с выходной цифровой шины 24.</p>
<p>На этом непосредственное А-Ц преобразование заканчивается.</p>
<p>9</p>
<p>1513619</p>
<p>10</p>
<p>В режиме непосредственного Ц-А преобразования переключаются коммутаторы 8 и 11 и осуществляется преобразование входного двоичного кода в рабочий код путем последовательного сравнения входного кода с кодами Κρθ , начиная с кода старшего веса. Затем код Кр<sub>а6</sub> с помощью блоков 19,</p>
<p>16, 14, 6 и 9 преобразуется в выход- |θ ное напряжение и непосредственное Ц-А преобразование заканчивается.</p>
<p>Функционирование преобразователя в режиме А-Ц и Ц-А преобразования периодически прерывается режимами провер- 15 ки. Частота проведения режима проверки определяется скоростью изменения реальных весов корректируемых разря-, дов и зависит от стабильности параметров аналоговых узлов и от измене- 20 ния внешних условий.</p>