SU1702525A1 - Аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к цифровой измерительной технике и может быть использовано дл  преобразовани  аналоговых величин в цифровые. Изобретение позвол ет повысить точность. Это достигаетс  тем, что в устройство, содержащее аналоговый коммутатор 2, блок 5 сравнени  токов, преобразователи 7. 8 код-ток, регистр 12 последовательного приближени , регистр 11 сдвига, вычислительный блок 14, введены регулируемый источник 6 тока, счетчик 10, что позвол ет проводить метрологический контроль в широком температурном диапазоне путем минимизации аддитивной погрешности преобразовател . Эти же блоки в совокупности с цифровым блоком 9 сравнени  позвол ют осуществл ть регулировку вспомогательного аналогового сигнала при проведении контрол . Введение источника 3 опорного напр жени  позвол ет скорректировать наклон передаточной характеристики , вызванный накоплением методической погрешности при определении кодов весов разр да преобразовател  код-ток. 1 з. п. ф-лы, 2 табл. 11 ил. (/) С

Description

Изобретение относитс  к цифровой измерительной и вычислительной технике и может быть использовано дл  преобразовани  аналоговых величин в цифровые.

Целью изобретени   вл етс  повышение точности.

На фиг. 1 предстарпена функциональна  схема устройства; на фиг 2 - функциональна  схема вычислительного блока, на фиг. 3 - укрупненный алгоритм функционировани  устройства, на фиг. 4-11 - схема алгоритма работы блока управлени  устройства , полностью определ юща  функции управл ющего автомата, которым  вл етс 

блок управлени . В табл 1, 2 приведены соответственно наборы входных переменных Уи входных X.

Устройство (фиг. 1) содержит входную шину 1, аналоговый коммутатор 2, источник 3 опорного напр жени , преобразователь 4 напр жение-ток, блок 5 сравнени  токов, регулируемый источник тока 6, преобразователи 7,8 код-ток, цифровой блок 9 сравнени , счетчик (С) 10. регистр 11 сдвига (РГС), регистр 12 последовательного приближени  (РПП) выходную шину 13. вычислительный блок 14, блок 15 управлени , управл ющую шину 16 и 17 выходы 18-21,

VI

О

ю с  ю с 

вход 22, 23. выходы 24. 25, вход 26, выход 27, входы 28, 29.

Вычислительный блок (фиг. 2) содержит блок 30 пам ти, арифметико-логическое устройство (АЛУ) 31, регистры (РГ) 32 и 33, счетчики 34 и 35, коммутатор (К) 36. регистр (РГ) 37, счетчик (Ст) 38, блок 39 сравнени  кодов, счетчик (СТ) 40, регистр (РГ) 41.

Устройство функционирует в двух режимах: самоповерки и непосредственно аналого-цифрового преобразовани  с коррекцией . Режим самоповерки состоит из четырех этапов контрол  линейности, смещени  нул , масштаба и формировани  таблицы. При контроле линейности производитс  определение кодов весов группы старших разр дов с 1 -го по m-й основного преобразовател  8 код-ток. Определение данных кодов производитс  аналогично прототипу путем двух кодирований ступенчато формируемой вспомогательной аналоговой величины. Однако установление данной вспомогательной величины происходит в два этапа. Выполнение алгоритма начинаетс  с обнулени  области блока 30, где будут записыватьс  вычисленные коды весов старших разр дов преобразовател ми 8 с 1-го по m-й (вершина 1 ...4) фиг. 1.

Затем при помощи записи в регистр 11 происходит включение разр да преобразователем 7 дл  определени  кода веса младшего (т-го) из корректируемых разр дов. При этом определ етс  требуемое соотношение между сигналами преобразователей 7, 8. Дл  этого производитс  кодирование установленной вспомогательной аналоговой величины (в 6...10 путем подачи на вход регистра 12 серии синхроимпульсов (СИ) и установки его D-входа в зависимости от ответов блока 5 на включение () либо включени  (ДВХ-1) разр дов до по влени  сигнала конца преобразовани  СО.

При помощи блока 9 определ етс  факт включени  корректируемого разр да преобразовател  8. Если включение разр да не произошло, т.е. кодова  m-разр дна  комбинаци  К 1 на выходе регистра 11 больше кодовой комбинации К2 старших разр дов регистра 12, то при помощи регулируемого источника 6 и счетчика 10 производитс  увеличение вспомогательной аналоговой величины , либо происходит ее уменьшение, если произошло включение более старшего разр да (в 11...14). Таким образом, путем р да последовательных иттераций. устанавливаетс  требуемое соотношение между преобразовател ми 7, 8. Затем по результатам двух кодирований с запретом (в 16...22) и без (в 24...29) определ етс  код реального веса провер емого разр да, который записываетс  в блок 30 по адресу, определ емому счетчиком 40,

На втором этапе самоповерки определ етс  погрешность смещени  нул  преобразовател . Сдвиг содержимого регистра 11 после определени  кодов весов всех разр дов преобразовател  8 приводит к по влению единицы в (т-Н)-м разр де регистра 11. При этом отключаютс  разр ды

преобразовател  7, а комбинаци  00 на управл ющих входах аналогового коммутатора 2 соответствует подключению нулевой шины. Дл  правильного определени  погрешности смещени  необходимо исключить включение корректируемых разр дов , т.е. провести минимизацию аддитивной погрешности.

Минимизаци  данной погрешности в широком температурном диапазоне производитс  при помощи регулируемого источника б и счетчика 10 (вершины 33...39). Дл  этого перед кодированием смещени  нул  преобразовател  (вершины 41...45) произ- водитс  р д последовательных иттераций, направленных на исключение по влени  при этом значащих единиц в группе корректируемых разр дов. После кодировани  код смещени  нул  записываетс  в  чейку блока 30, адресуемую через коммутатор 36 счетчиками 35 и 34, сохран  сь таким образом до следующего контрол .

На третьем этапе самоповерки

корректируетс  наклон передаточной характеристики преобразовател . Сдвиг содержимого регистра 11 устанавливает на управл ющих входах аналогового коммутатора комбинацию 01, при которой

происходит подключение источника 3. Производитс  кодирование опорного источника 3, Результат записываетс  в блок 30.

Затем в регистр 32 переписываетс  код, соответствующий данному источнику

и хран щийс  в блоке 30 и происходит вычисление масштабного коэффициента Км путем делени  данного кода на результат кодировани . Деление осуществл етс  путем последовательных вычитаний и

сдвигов. Частное формируетс  в регистре 37 (в 58...63). Коррекци  погрешности масштаба преобразовател  производитс  путем умножени  кодов корректируемых весов разр дов преобразовател  8 на

вычисленный масштабный коэффициент (в 64...72).

После выполнени  трех этапов самоповерки в пам ти вычислительного блока будут сформированы коды всех весов разр дов преобразовател .

Следующим этапом работы устройства  вл етс  формирование таблицы дл  группового преобразовани  -р I - разр дных

групп рабочего кода в двоичный на основе уже подготовленных кодов реальных весов . Алгоритм составлен дл  24-разр дного рабочего кода, разбитого на 6-4-х разр дных групп. Номер группы задаетс  счетчиком 35, а сами группы формируютс  в счетчике 34. перебирающем все 16 комбинаций . При помощи АЛУ 31 в регистре 32 суммируютс  веса, соответствующие разр дам кодовой комбинации.

Режим непосредственного преобразовани  входной аналоговой величины в код осуществл етс  по методу пор зр дного кодировани . Аналоговый коммутатор 2 подключает шину 1 устройства при наличии комбинации 10 на его входах, т.е. после очередного сдвига содержимого регистра 11. Одновременно с формированием рабочего кода в регистре 12 в вычислительный блок 14 происходит накопление группы из I - разр дов рабочего кода. По мере формиро- п

вани  каждой из

групп из пам ти вычислительного блока 14 считываетс  соответствующий ей двоичный код. В реп

зультате -т-, тактов суммировани  на выходе вычислительного блока 14 будет сформирован двоичный код результата преобразовани .

Таким образом, устройство позвол ет корректировать погрешности смещени  и масштаба преобразовател  без снижени  общего быстродействи  устройства.

Кроме того, в устройстве повышена точность преобразовани  при функционировании в широком температурном и временном диапазонах.

Claims (2)

1. Аналого-цифровой преобразователь, содержащий аналоговый коммутатор, первый информационный вход которого  вл етс  входной шиной, блок сравнени  токов, выход которого подключен к первому входу блока управлени , а вход соединен с выходом первого преобразовател  код-ток, п входов которого соединены соответствен1 но С п выходами регистра последовательного приближени , (п + 1)-й выход которого соединен с вторым входом блока управлени , третий и четвертый вход которого  вл ютс  управл ющей шиной, а первый и второй выходы соединены соответственно с установочным и тактовчм входами регистра сдвига, m выходов которого соединены с соответствующими входами второго

преобразовател  код-ток, третий и четвертый выходы блока управлени  подключены соответственно к тактовому и информационному входам регистра после- 5 довательного приближени , п тые выходы блока управлени  соединены соответственно с группой входов вычислительного блока, перва  группа выходов которого  вл етс  выходной шиной, отлича ющийс 

0 тем, что, с целью повышени  точности, в него введены счетчик, регулируемый источник тока , преобразователь напр жение-ток, цифровой блок сравнени  и источник опорного напр жени , выход которого со5 единен со вторым информационным входом аналогового коммутатора, третий информационный вход которого  вл етс  шиной нулевого потенциала, первый и второй управл ющие входы соединены с (т+

0 1)-м и (т+ 2)-м выходами регистра сдвига, а выход - с входом преобразовател  напр жение-ток , выход которого объединен с выходами первого и второго преобразователей код-ток и регулируемого источни5 ка тока, входы которого подключены к соответствующим выходам счетчика, входы пр мого и обратного счета которого подключены соответственно к шестому и седьмому выходам блока управлени , к п тому и

0 шестому входам которого подключены соответственно первый и второй выходы цифрового блока сравнени , первые и вторые m входов которого соединены соответственно с m выходами регистра сдвига и регистра

5 последовательного приближени , тактовый и информационный входы которого соответственно объединены с первым и вторым входами вычислительного блока, втора  группа выходов которого соеди0 нена с соответствующими седьмыми входами блока управлени .

2. Преобразователь по п. 1. о т л и ч а ю- щ и и с   тем, что вычислительный блок выполнен на четырех регистрах, четырех

5 счетчиках, коммутаторе, блоке пам ти, арифметико-логическом устройстве и блоке сравнени  кодов, первые входы которого объединены соответственно с входами первого счетчика и подключены к соответству0 ющим первым выходам второго счетчика, вторые входы объединены с соответствующими первыми информационными входами коммутатора и соединены с соответствующими выходами первого счетчика, старшие

5 разр ды вторых информационных входов коммутатора соединены с соответствующими информационными выходами третьего счетчика, а их младшие разр ды соединены с соответствующими информационными выходами четвертого счетчика.

информационные входы которого соединены с соответствующими выходами первого регистра, первый и второй входы которого  вл ютс  соответственно третьим и вторым входами блока, а первые выходы коммутатора подключены к соответствующим адресным входам блока пам ти , информационные входы которого объединены соответственно с первыми входами арифметико-логического уст- ройства, информационными входами второго регистра и соединены с соответствующими выходами третьего регистра, информационные входы которого соединены с соответствующими информационными выходами арифметико-логического устройства , вторые входы которого соединены с соответствующими выходами блока пам ти, выход переноса арифметико-логического устройства соединен с входом данных чет- вертого регистра, первый и второй входы управлени  режимом работы которого объединены соответственно с одноименными входами третьего регистра и  вл ютс  соответственно первым и вторым входами труп- пы входов блока, первый, второй и третий управл ющие входы четвертого счетчика.

входы обнулени  и счета третьего счетчика, входы обнулени , записи и счета первого счетчика, входы записи и счета второго счетчика , адресный вход коммутатора, вход записи блока пам ти, вход управлени  режимом арифметико-логического устройства , тактовый вход четвертого регистра, входы обнулени  и тактовый вход третьего регистра, вход записи второго регистра  вл ютс  соответственно третьим, четвертым, п тым, шестым, седьмым, восьмым, дев тым , дес тым, одиннадцатым, двенадцатым , тринадцатым, четырнадцатым, п тнадцатым, шестнадцатым, семнадцатым входами группы входов блока, выходы второго регистра  вл ютс  первой группой выходов блока, выходы переполнени  четвертого и третьего счетчиков, второй выход второго счетчика, выход блока сравнени  кодов и выход четвертого регистра  вл ютс  соответственно первым , вторым, третьим, четвертым и п тым выходами второй группы выходов блока, информационные входы четвертого регистра соединены с соответствующими выходами коммутатора .

Таблица 1

Продолжение табл.1

Таблица 2

27i

27г

274

275

2b

276

276

v

27ig

Фиг. 2

Л

Л

i J

V V

35

J«

VV

с

Выход

С Конец )

Фиг.З

начало

г | CTn CT38+1

Запаси

Фиг А

)

/5

27 СГ36 СТ„+1

29

30 Запись

J/

CTtK

сдвиг РГСц

О .

Фиг. 6

45

47

СГйо-Cr ff-f

Запись бп,0 СТз$сЬ«

Ш

SO

РГм РГз2+6П СТз81 СИ

К

&38 СТ38 +1

54

СТзд -О

55

Зп

51

Явх 1 СИ

Фиг.7

W РГ  РГз2-6ПзвСЯл1

и

РГзг И РГзг СТз4 СГн+1

Ј4

65

стзв стзл+Т ргзг о

СТ34 О

| | /д У /-ДГдг

6B l ra f%g+6ff&r g

J±

fi

РГ34 РыРГз7 СТзЬ СГз4+1

Фиг. 8

i

ffJ7 fo

±

J

.РГ„ |

фиг. 9

flfl 15Л СТиСТмЩ

SO

Wff Cbg-f

9 I crje Cfy-i

92 CT CT34-i

М СТ„ СГ„+1

Фаг. 10