SU1397905A1 - Функциональный преобразователь - Google Patents

Функциональный преобразователь Download PDF

Info

Publication number
SU1397905A1
SU1397905A1 SU864146759A SU4146759A SU1397905A1 SU 1397905 A1 SU1397905 A1 SU 1397905A1 SU 864146759 A SU864146759 A SU 864146759A SU 4146759 A SU4146759 A SU 4146759A SU 1397905 A1 SU1397905 A1 SU 1397905A1
Authority
SU
USSR - Soviet Union
Prior art keywords
converter
input
output
block
register
Prior art date
Application number
SU864146759A
Other languages
English (en)
Inventor
Юрий Викторович Хохлов
Александр Михайлович Литвин
Владислав Дмитриевич Циделко
Сергей Георгиевич Богославский
Анатолий Викторович Крюков
Original Assignee
Конструкторское бюро "Шторм" при Киевском политехническом институте им.50-летия Великой Октябрьской социалистической революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Конструкторское бюро "Шторм" при Киевском политехническом институте им.50-летия Великой Октябрьской социалистической революции filed Critical Конструкторское бюро "Шторм" при Киевском политехническом институте им.50-летия Великой Октябрьской социалистической революции
Priority to SU864146759A priority Critical patent/SU1397905A1/ru
Application granted granted Critical
Publication of SU1397905A1 publication Critical patent/SU1397905A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к цифровой вычислительной тбхнике и МОЖЕТ быть использовано дл  преобразовани  восьмиразр дных двоичных чисел при построении специализированных вычислительных устройств обработки сигналов. Целью изобретени   в летс  расширение функциональных возможностей преобразовател  за счет вычислени  антилогарифмов . Функциональный преобразователь содержит регистр 1, сумматор 2, блок пам ти 3, первую и вторую группы элементов ИСКЛОЧАЮЩЕЕ ИЛИ 4 и 5 и блок коррекции 6, который состоит из элемента Иг-НЕ. 7 и элемента И 8. В предлагаемом преобразователе расширение функциональных возможностей достигаетс  использованием общего пол  значений корректирующей функций и последующей дополнительной коррекцией младшего разр да входного кода. 2 ил. (Л

Description

00
:е ;о о ел
х6 о, 1, с последующей коррекцие разности (в дальнейшем - функцией коррекции) между исходными функци м и их линейными приближени ми.
Из аппроксимаций функций у loggd -x) и у 2% X бС О , 1 пр мыми лини ми с единичным наклоном (фиг.2а,б) видно, что входной код X содержит часть информации о выходной величине у и может быть использован как грубое приближение исходной функции.
Анализ разности между исходной функцией логарифма и ее линейным приближением (фиг.2в)
1
Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  преобразовани  восмиразр дных двоичных чисел при построении специализированных вычислителей цифровых устройств дл  обработки сигналов в микропроцессорных системах повьппенного быстродействи 
Целью изобретени   вл етс  расширение функциональных возможностей преобразовател  за счет вычислени  антилогарифмов.
На фиг. 1 приведена функциональна  схема функционального преобразовател , на фиг. 2 - эпюры, по сн ющие принцип преобразовани .
Функциональный преобразователь содержит регистр 1, сумматор 2, бло 3 пам ти, первую 4 и вторую 5 групп элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и блок 6 коррекции.
Блок 6 коррекции состоит из элемента И-НЕ 7 и элемента И 8.
Работа преобразовател  основана на кусочно-линейной аппроксимации функций у lognCl x) и у 2 , где
Ч (х) log,2(1+x) - X
(1)
показывает, что1Ч , (х)о,2 .
Построим функцию Ч (Jc) , симметрич ную функции (k) относительно оси X 1/2, где X 1-х.
Анализ функции разности между исходной функцией антилогарифма у 2 и ее линейным приближением (фиг.2г),
) (х+1) - 2
показывает, что также I Ч
На фиг. 2д изображены функции ) иЧ (х).
Анализ функции разности второго пор дка ) Ч -(х) - Ч /х) (фиг.2е) показывает, что за исключе (2) (x)L,,2
0
7
где
нием интервала х , х значение иЧ и . Дл  интервала (х, ; х ) справедливо неравенство 2 .iluM - 2 Если на интервале х i х с 3,15
V - V
I 4 2
мировать с дополнительной ступенчатой корректирующей функцией Д (х) (фиг.2ж), такой, что
О, О
-г , функцию лЧ (х) сум- 1 Ь
X . X
X 2 I
1
А (х)
1.1 1
7 (3)
ТО дл  функции Ц (х) Af (х) + (х) (фиг.2з) становитс  справедливо соотношение
0
0
V хеСо, 1,
2
(4)
l LoKC
Неравенство (4) свидетельствует о том, что при использовании функций Ч ,(х) и Их) дл  выполнени  операции антилогарифмировани  погрешность преобразовани  не превьшает уровн  2 °. Следовательно, использу  одни и те же значени  функции коррекции Ч (х) можно реализовать функции логарифма и антилогарифма с одинаковой точностью .
Запишем результирующие уравнени  преобразовани :
функции у
«
У функции у
log(1+x)
X +Lf,(x)
(5)
2
у X -v,(i) +А (х) (6)
где X 1-х
Объем пам ти, необходимый дл  хранени  значений функции коррекции Ц (х) , определ етс  выражением
Q (п-3) 2-2 320 бит. (7)
Дополнительна  двойка в уравнении (7) учитывает двузначность (в математическом смысле) функции Lf(x).
Рассмотрим работу преобразовател  в режиме логарифмировани . На управл ющий вход преобразовател  поступает сигнал низкого уровн . На выходе блока 6 коррекции устанавливаетс  , сигнал с низким уровнем группы 4 и 5 элементов ИСКЛЮЧАЩЕЕ ИЛИ пропускают сигналы без изменени . На выходе преобразовател  получают функцию у,
согласно (5).
В режиме антилогарифмировани  на управл ющий вход преобразовател  поступает сигнал высокого уровн . Перва  группа 4 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ инвертирует входной код х на адресных входах блока 3 пам ти. Втора  группа 5 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ осуществл ет инверсию корректирующей функции Ч,(х) и совместно с сигналом управлени  преобразовател , подключенным к входу переноса сумматора , осуществл ет выполнение операции вычитани  X - tf (х), замен   ее операцией сложени  в дополнительном коде. При помощи блока 6 коррекции формируетс  фукнци  коррекции Л(х). Сигнал высокого уровн  формируетс  на выходе блока 6 коррекции при подаче на его управл ющий вход сигнала высокого уровн  и наличии на двух старщих выходных разр дах регистра 1 сигналов высокого уровн . При подаче на входы блока 6 коррекции всех сигналов высокого уровн  с четырех старших выходных разр дов регистра 1 сигнал высокого уровн  с выхода блока 6 коррекции снимаетс  В результате на выходе преобразовател  формируетс  точное значение функции у согласно (6).

Claims (1)

  1. Формула изобретени 
    Функциональный преобразователь, содержащий регистр, блок пам ти и сумматор, вход аргумента преобразовател  соединен с входом регистра,, выход которого соединен с первыми входами сумматора, выход которого
    .
    10
    15
    97905
    соединен с выходом преобразовател , отличающийс  тем, что, с целью расширени  функционапьн1.1х возможностей преобразовател  за счет вычислени  антилогарифмов, в него введены перва  и втора  группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и блок коррекции , состо щий из элемента И-НЕ и элемента И, причем с первого по шестой разр дные выходы регистра соединены с первыми входами первой группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которой соединен с адресным входом блока пам ти, выходы которого соединены с первыми входами второй группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вход управлени  преобразовател  соединен с вторыми входами первой и второй групп
    20 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, входом переноса, с первого по третий разр дами второго входа сумматора и первым входом элемента И блока коррекции , выход второй группы элементов
    25 ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с разр дами с четвертого по восьмой второго входа сумматора, выход элемента И блока коррекции соединен с восьмым разр дом второго входа сумматора, с перJO вого по четвертый разр дные выходы регистра соединены с первого по четвертый входами элемента И-НЕ блока коррекции, выход которого соединен с вторым входом элемента И блока коррекции , третий и четвертый входы которого соединены с первым и вторым разр дами выхода регистра.
    35
SU864146759A 1986-11-17 1986-11-17 Функциональный преобразователь SU1397905A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864146759A SU1397905A1 (ru) 1986-11-17 1986-11-17 Функциональный преобразователь

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864146759A SU1397905A1 (ru) 1986-11-17 1986-11-17 Функциональный преобразователь

Publications (1)

Publication Number Publication Date
SU1397905A1 true SU1397905A1 (ru) 1988-06-15

Family

ID=21267375

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864146759A SU1397905A1 (ru) 1986-11-17 1986-11-17 Функциональный преобразователь

Country Status (1)

Country Link
SU (1) SU1397905A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 1196860, кл. G 06 F 7/556, 1984. Авторское свидетельство СССР 881741, кл. G 06 F 7/556, 1979. *

Similar Documents

Publication Publication Date Title
EP0127988B1 (en) A normalizing circuit
JPH02135820A (ja) 自己較正a―dおよびd―a変換器の補正値の決定方法および装置
SU1397905A1 (ru) Функциональный преобразователь
JPH07109974B2 (ja) ディジタルフィルタ処理装置
SU1462303A1 (ru) Функциональный логарифмический преобразователь
US4866443A (en) A/D converter having multiplication function
US5212481A (en) Circuit for code converting PCM codes
US4918453A (en) A/D converter having multiplication function
SU1608656A1 (ru) Устройство дл вычислени квадратного корн
SU1064280A1 (ru) Синусно-косинусный преобразователь
SU834889A1 (ru) Преобразователь "код-частота
SU1197092A1 (ru) Адаптивный квантователь
SU1196860A1 (ru) Логарифмический преобразователь
SU1305671A1 (ru) Устройство дл вычислени функции @
SU879583A1 (ru) Устройство дл сравнени чисел
SU1198516A1 (ru) Устройство дл возведени в квадрат
SU1481761A1 (ru) Устройство дл определени старшего значащего разр да
JPS6037657B2 (ja) Dpcm装置
SU1179413A1 (ru) Устройство дл адаптивного сжати информации
SU995086A1 (ru) Устройство дл сравнени чисел
SU1383345A1 (ru) Логарифмический преобразователь
JPS6243572B2 (ru)
SU1405053A1 (ru) Квадратор
SU1145341A1 (ru) Устройство дл вычислени зависимости @
JPS61230428A (ja) デイジタル信号処理回路