SU928632A1 - Аналого-цифровой преобразователь - Google Patents

Description

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относитс  к вычислительной и цифровой измерительной технике и может быть использовано дл  преобразовани  аналоговых величин в цифровые. Известен аналого-цифровой -преобразователь , содержащий (К-1) усилите лей, (К-1) цифро-аналоговых преобразователей , многопороговый блок.сравнени , преобразователь параллельного кода, аналоговый коммутатор, первый и второй цифровые коммутаторы, преоб разователь последовательного кода, счетчик, блок контрол  и блок управлени  1 . Недостатком такого аналого-цифрового преобразовател   вл етс  зависимость погрешности линейности выход ной характеристики от линейности выходной характеристики цифро-аналогового преобразовател . Наиболее близким к предлагаемому по технической сущности  вл етс  аналого-цифровой преобразователь, со держащий (К-1) усилителей, цифро-ана логовый преобразователь, аналоговый коммутатор, многопороговый блок срав нени , блок управлени , преобразователь последовательного кода, счетчик цифровой коммутатор, реверсивный счетчик, цифровой блок сравнени , блок анализа кода, регистр, блок свертки и развертки кода, причем выход цифро-аналогового преобразовател  соединен со вторым входом первого усилител , первый вход которого соединен с первым входом аналогового коммутатора и  вл етс  входом аналогоцифрового преобразовател , вход i-ro усилител  соединен с выходом (i-1)го усилител , выходы (К-1) усилителей соединены со второго по К-й входами аналогового коммутатора, выход которого соединен со входом многопорогового блока сравнени , выход многопорогового блока сравнени  соединен со входом преобразовател  последовательного кода, выход которого соединен с информационным входом цифрового коммутатора, выходы цифрового коммутатора соединены с информационными входами реверсивного счетчика и с информационными входами счетчика, выход которого соединен с первым информационным входом блока свертки и развертки кода и информационным входом блока анализа кода, выход блока свертки и развертки кода соединен со входом цифро-аналогового преобразовател , выход блока анализа кода соединен с информационным входом регистра, выход которого соединен со вторым информационным входом блока свертки и развертки кода, выход ревер сивного счетчика соединен со входом цифрового блока сравнени  и  вл етс  выходом аналого-цифрового преобразовател - , выход цифровой схемы сравнени  соединен со вторым управл ющим входом блока анализа кода, управл ющие входы аналогового коммутатора, многопорогового блока сравнени , цифрового коммутатора, счетчика, блока свертки и развертки кода, регистра, реверсивного счетчика и первый управл ющий вход блока анализа кода соедииены соответственно с первым, вторлм третьим, четвертым, п тым, шестым, и восьмым входами блока управ лени  2 . Недостатком данного анапого-цифрового преобразовател   вл етс  то, что линейность выходной характеристики в значительной,степени зависит от погрешности линейности цифро-аналогового преобразовател . Цель изобретени  - повышение точности аналого-цифрового преобразовани . Поставленна  цель достигаетс  тем что в аналого-цифровой преобразователь , содержащий (К-1) усилителей, первый вход первого усилител  соеди-: нен со входной шиной и с первым входом аналогового коммутатора, а вход (i+l)-ro усилител  подсоединен к выходу i-TO. усилител , а выходы (К-1) усилителей подключены соответственно к входам со второго по К-й аналогово го коммутатора, выход которого через последовательно соединенные многопороговый блок сравнени  и первый преобразователь последовательного кода подключен к первому информационному входу цифрового коммутатора, выходы которого соединены с информационными входами первого реверсивного счетчик и счетчика, выход которого через последовательно соединенные блок развертки кода и цифро-аналоговый преоб разователь подключен ко второму вход первого усилител , а первый, второй третий, четвертый и п тый выходы бло ка управлени  соединены соответствен но с управл ющими входами блока развертки кода, аналогового коммутатора многопорогового блока сравнени , циф рового коммутатора и первого реверсивного счетчика, введены блок регистров , второй и третий преобразова тели последовательного кода,второй реверсив.ный счетчик и блок адресации первый выход которого через последо тельно соединенные второй преобразо ватель последовательного кода, второй реверсивный счетчик и третий пр образователь последовательного кода одключен ко второму информационному ходу цифрового коммутатора, один из ходов блока адресации соединен с выодом первого реверсивного счетчика, второй выход и другой вход соединеы соответственно с входом и выходсм блока регистров, при этом управл юий вход блок.а адресации соединен с естым выходом блока управлени , седьой и восьмой выходы которого подклюены соответственно к управл ющим входам второго реверсивного счетчика счетчика. На чертеже представлена функциональна  схема аналого-цифрового преобразовател . Аналого-цифровой преобразователь содержит входную шину 1, (К-1) усилителей 2, аналоговый коммутатор 3, многопороговый блок 4 сравнени , преобразователь 5 последовательного кода , цифровой коммутатор б, счётчик 7, реверсивный счетчик 8, блок 9 развертки кода, цифро-аналоговый преобразователь 10, блок 11 регистров, блок 12 адресации, второй реверсивный счетчик 1-3, второй 14 и третий 15 преобразователи последовательного кода, блок 16 управлени . Аналого-цифровой преобразователь , работает в следующих режимах: режиме поверки и режиме непосредственного преобразовани  аналоговой величины в код золотой р-пропорции. Процесс преобразовани  входной аналоговой величины в п-разр дный код золотой р-пропорции происходит за (К+1)циклов. В каждом из К циклов формируетс  m разр дов кода и производитс  вычисление погрешности линейности . В (К+1)-м цикле происход т цифрова  коррекци  результата преобразовани . В режиме поверки определ ютс  коды погрешностей линейности выходной характеристики аналого-цифрового преобразовател . В коде золотой р-пропорции любое действительное число D представл етс  в виде + о , , где VtOHl dip - вес 1-го разр да; р О, 1, 2... Имеетс  множество представлений данного вида, среди которалх существует единственна  минимальна  форма, дл  которой после каждой единицы следует не менее р нулей. Веса разр дов кода св заны между собой рекуррентным соотношением . С ,. .) . которое лежит в основе операции свертки и развертки.разр дов кода. Свертка заключаетс  в замене нул  в

J-M и единиц в. (B-l)-M и (Е-р-1)-м разр дах их отрицани ми. Развертка  вл етс  операцией, обратной свертке , и состоит в замене единицы J-ro разр да и нулей (t-l)-ro и (B-p-l)-r разр дов их отрицани ми. Особенность этих операций состоит в том, что они не измен ют величины отображаемого кодом числа, а измен ют лишь форму представлени  кода.

В режиме преобразовани  входной аналоговой величины в код золотой р-пропорции устройство работает следующим образом.,

В первом цикле входна  аналогова  величина со входной.шины 1 подаетс  на первый вход аналогового коммутатора . 3, кото1 лй под действием управл ющего сигнала, поступающего из блока 16 управлени , передает ее на вхо многопорогового блока сравнени  4, который преобразует входную аналоговую величину в параллельный код, который преобразуетс  в последовательный унитарный код преобразователем 5 последовательного кода. Последовательный унитарный код через цифровой кои утатор 6 поступает на первые , входы счетчика 7 и реверсивного счетчика 8. По команде из блока 1.6 управлени  блок 12 адресации производи последовательную выборку из блока 11 регистров, в котором хран тс  коды погрешностей весов разр дов цифроаналогового преобразовател  10. Шбранные коды погрешностей, соответствующие кодовой комбинации, полученной на первом цикле преобразовани преобразуютс  вторым преобразователем 14 последовательного кода в последовательный унитарный код, с его выхода последовательный унитарный код поступает на вход второго реверсивного счетчика 13, в котором формируетс  результирующий код поправки, соответствующий первому циклу преобразовани . На этом первый цикл ttpeобразовани  заканчиваетс .

Во втором цикле золотой р-код из счетчика 7 передаетс  в блок 9 « развертки кода, с его выхода кодова  комбинаци  поступает на вход цифроанёшогового преобразовател  10. Аналоговый экривалент входной кодовой комбинации с выхода цифро-аналогового преобразовател . 10 поступает на второй вход усилител  2-1, на первый вход которого подана входна  преобразуема  величина. Разность этих величин Д усиливаетс  усилителем 2-1 в /LK, раз и подаетс  на второй вход аналогового коммутатора 3. По команде из блока 16 управлени  величина ц./и, передаетс  на вход многопорЬговогО 4 сравнени . Параллельный унитарный код, соответствующий этой величине , преобразуетс  преобразователь 5 последовательного кода в последовательный унитарный код, который передаетс  через цифровой коммутатор б на вторые входы счетчика 7 и первого реверсивного счетчика 8, тем самым к их содержимому добавл етс  результат преобразовани  второго цикла. По команде блока 16 управлени  блок 12 адресации производит последовательную выборку из блока 11 регистров кодов погрешностей, соответствующих кодовой комбинации, полученной во втором цикле преобразовани . Выбранные коды погрешностей преобразуютс  в последовательный унитарный код во втором преобразователе 14 последовательного кода и поступают на вход второго реверсивного счетчика 13, в котором формируетс  суммарный код поправки первого и второго цикла преобразовани . На этом второй цикл преобразовгни  закачиваётс .

Третий и четвертый циклы преобразовани  осуществл ютс  аналогичным образе, причем в работу включаютс  усилитель 2-2 и усилитель 2-3 соотвественно в третьем и четвертом циклах

В К-том цикле преобразовани  по комайде из блока 16 управлени  резултирующий код поправки, формирующийс  за (К-1) цикл преобразовани , с выхода второго реверсивного сметчика 13 поступаетна вхОд третьего преобразовател  15 последовательного ко-; да, преобразованна  кодова  комбинаци  через цифровой коммутатор 6 передаетс  на входы первого реверсивного счетчика 8. Таким образом по окончан К-го цикла преобразовани  в первом реверсивном счетчике 8 формируетс  скорректированный цифровой эквивален входной аналоговой величины.

Режим метрологического контрол  линейности выходной характеристики аналого-цифрового преобразовател  за клк)чаетс  в определении кодов отклонений весов разр дов от требуемых значений. Процесс контрол  начинаетс  с (р+2}-гЬ разр да цифро-аналогового преобразовател  при условии, что (P+I) младших разр дов точные.

На входную шину 1 аналого-цифрового преобразовател  подаетс  ступенчато нарастающа  аналогова  величина, i-  ступень которой используетс  дл 

проверки i-ro разр да. Процесс контрол  Любого разр да состоит из трех этапов.

Claims (2)

1. На первом этапе производитс  преобразование величины 1-й ступени в код описанным способом. При этом за К циклов преобразовани  во втором реверсивном счетчике 13 формируетс  результирующий код поправки, учитывающий погрешности (i-l) младщих разр дов . Таким образом, после (К+1)-Го цикла преобразовани  (цифрова  коррекци ) в первом реверсивном счетчике 8 получают цифровой эквивалент входной аналоговой величины с пограиностью , равной погрешности i-ro разр да . На втором этапе также происходит кодирование величины данной ступени с той лишь разницей, что старший значащий разр д кода исключаетс  путем выполнени  операции развертки кода в блоке 9. При этом первый реверсивный счетчик 8 работает в режиме вычитани . Одновременно во втором реверсивном счетчиКе 13 формируетс  код поправки по содержимому блока 9. На (К+1)-м цикле преобразовани  содержимое второго реверсив ного счетчика 13 преобразуетс  третьим прео азователем последователь ного кода 15 в последовательный уни тарный код и через цифровой коммута тор 6 передаетс  на входы первого реверсивного счетчика 8, КОТОЕМЙ работает в режиме вычитани . В результате в nepBOf реверсивном счетчике 8 формируетс  код погрешности i-ro разр да аналого-цифрового преобразовател . На третьем этапе блок 12 адресации производит запись содержимого первого реверсивного счетчика 8 в блок 11 регистров по соответствующе адресу. На этом процесс метрологического контрол  данного разр да заканчиваетс . Введение новых блоков и св зей позвол ет существенно (в 100 и боле раз) снизить т{5ебовани  к погрешнос ти линейности цифро-аналогового пре . сбразовател . Максимальное значение погрешност линейности цифро-аналогового.преобразовател , которое может быть скор ректировано в данном устройстве, оп редел етс  выражением Pmc..«V TПри сЛ,дх 0,236 (23,6%). Это позвол ет проектировать высо колинейные аналого-цифровые преобра зователи при использовании дешевых цифро-аналоговых преобразователей, обладаюищх значительной погрешность линейности. Погрианость линейности такого аналого-цифрового преобразов тел  не превышает значени  cv((iJt4) вес младшего разр да аналого-цифрового преобразовател  требуемое число корректируемых разр дов , завис щее от погрешности линейности цифро аналогового преобразовател  диапазон представлени  чисел При m 10, п 20, р i,q 1 0,06%. 1-(101 Ь-ЬИви) .s(J,a69c. Формула изобретени  Аналого-цифровой преобразователь; содержащий (К-1) усилителей, первый вход первого усилител  соединен с входной шиной и с первым входом ана- логового коммутатора, а вход (i+l)-ro усилител  подсоединен к выходу i-ro усилител , а выходы (К-1) усилителей подключены соответственно к входам со второго по К-й аналогового коммутатора , выход которого через последовательно соединенные многопороговый блок сравнени  и первый преобразователь последовательного кода подключен к первому информационному входу цифрового коммутатора, выходы которого соединены с информационными входами первого реверсивного счетчика и счетчика, выход которого через последовательно соединенные блок развертки кода и цифро-аналоговый преобразователь подключен к второму входу первого усилител , а первый, второй, третий , четвертый и п тый выходы блока управлени  соединены соответственно с управл ющими входами блока развертки кода, аналогового коммутатора, многоПорогового блока сравнени , цифрового коммутатора и первого реверсивного счетчика, отличающийс  тем, что, с целью повышени  точности аналого-цифрового преобразовани , введены блок регистров, второй и третий преобразователи последовательного кода, второй реверсивный счетчик и блок адресации, первый выход которого через последовательно соединенные второй преобразователь последовательного кода, второй реверсивный счетчик и третий преобразователь последовательного кода подключен к второму информационному входу цифрового коммутатора, один из входов блока адресации соединен с выходом первого реверсивного счетчика, а второй выход и другой вход соединены соответственно с входом и выходом блока регистров, при этом управл ющий вход блока адресации соединен с шестым выходом блока управлени , седьмой и восьмой выходы которого подключены соответственно к управл ющим входам второго реверсивного счетчика и счетчика. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №750721, кл. Н 03 К 13/02, 31.01.78.
2. 2.Авторское свидетельство СССР |ПО за вке № 2716506/21, кл. Н 03 К 13/02, 22.01.79.