SU1046926A1 - Аналого-цифровой преобразователь - Google Patents

Description

Изобретение- относитс  к вычислительной и измерительной технике и м жет быть использовано дл  преобразо вани  аналоговых величин в цифровые Известен аналого-цифровой преобразователь , содержащий блок сравнени , генератор импульсов, блок логи ки, реверсивный счетчик, преобразователь код-напр жение, дешифратор и блок отсчета IJ.. Недостатком аналого-цифрового пр образовател . вл етс  зависимость линейности преобразовани  от линейности выходной характеристики цифро аналогового преобразовател . Известен аналого-цифровой преобразователь , содержащий устройство сравнени , реверсивный счетчик, пре образователь код-напр жение, логическое устройство, генератор импуль сов и фильтр r2j. Недостатком такого аналого-цифро вого преобразовател   йл етс  зависимость линейности от погрешности линейности выходной хар-актеристики цифроаналогового преобразователд. Наиболее близким по технической сущности к предлагаемому  вл етс  аналого-цифровой преобразователь, содержащий элемент сравнени  первый вход к.оторого соединен с входной шиной, цифроаналоговый преобразовав тель, логический блок, блок управлени ,, блок анализа кодов, перВЕлй реверсивный счетчик, выход которого соединен с входами анализа кодов и цифроаналогового преобразов тел , выход которого соединен с вторым входом элемента сравнени , выход которого соединен с входом ло гического блока выходы которого сое динены с первыми входами первого ре версивного счетчика Сз }. Недостатком этого преобразовател   вл етс  низка  линейность выход ной характеристики при наличии отклонений от требуемых значений весов разр дов цифроаналогового преоб разовател .. Цель изобретени  - повышение линейности выходной характеристики аналогоцифрового преобразовател . Дл  достижени  цели в аналогоцифровой преобразователь, содержащий элемент сравнени , первый вход которого соединен с входной шиной, цифроаналоговый преобразователь, логический блок, блок управлени , блок анализа кодов, первый реверсив ный счетчик выход которого соединен со входами блока анализа кодов и цифроаналогового преобразов ател , выход которого соединен с входом элемента сравнени , выход которого соединен с входом логического блока выходы которого соединены с первыми входами первого реверсивного счетчи к.а, введены дополнительно блок выделени  нулевого кода, второй реверсивный счетчик,- коммутатор, первый и второй блоки синтеза кодов, блок Цифровых .элементов сравнени , блок регистров, блок адрессации, первые выход и вход которого соеди-нены с первым выходом .и входомбло-. ка регистров соответственно, второй вуход которого соединен с первым входом блока цифровых элементов сравнени , второй вход которого соединен с. выходом первого реверсивного счетчика, а выход - с первыми входами блока управлени  и второго блока синтеза кодов, второй, вход которого соединен с выходом первого реверсивного счетчика, третий вход с первым выходом блока управлени ,, второй выход которого соединен с вторым входом первого реверсивного счетчика, третий вход которо1;о соединен с выходом коммутатора, первый и второй входы которого соединены с выходами первого и второго блоков синтеза кодов соответственно, а третий вход - с третьим выходом блока управлени , второй вход которого соединен с выходом блока выделени  нулевого КОД9, вход и выходом второго реверсивного счетчика, первые входы которого соединены с выходами логического блока, а второй вход с четвертым выходом блока управлени , третий и четвертый входы которого соединены с выходами блока анализа кодов и элемента сравнени  соответственно. . На чертеже представлена функЦионадьна  схема аналого-цифрового преобразовател . Устройство содержит вход 1 аналого-цифрового преобразовател , элемент 2 сравнени , цифроаналоговый преобразователь 3, первый реверсивный счетчик 4, второй реверсивный счетчик 6, логический блок 5, коммутатор 7, анализа кодов, первый блок 9 синтеза кодов, второй блок 10 синтеза кодов, циф-. ровых элементов сравнени , блок 12 регистров, блок 13 адресации, блок 14 -выделени  нулевого кода, блок 15 управлени , выход 16 аналого-цифрового преобразовател . Вход 1 аналого-цифрового преобразовател , на который подаетс  преобразуема  аналогова  величина, соединен с первым входом элемента 2 сравнени , второй вход которого соединен с выходом цифроаналогового преобразовател  3, выход элемента 2 сравнени  соединен с четвертым входом блока 15 управлени , обеспечивающего работу всего устройства, и с управл ющим входом логического блока 5, управл ющего работой реверсивных счетчиков 4 и 6. Выход п ервого реверсивного счетчика 4, внполн ющего также функции блока свертки К развертки кодов, соединен С входом блока 3, с вторым информационным входом блока 13 с дресацци, обеспечивающего запись и выборку кодов в блоке 12 регистров, с вторым входом блока 11 цифровых элементов сравнени , осуществл ющих сравнение содержимого счетчика 4 с содержимым блока 12, с первым входом блока 9 синтеза кодов, формирующего кодовую комбинацию по содержимому реверсивногю счетчика 4 и одного из регистров блока 12, с вторым входом блока 10 синтеза кодов, предназначенного дл  формировани  кодовой комбинации по содержимому сч.етчика 4 и выходныг сигналам блока 11 цифровых элементов сравнени , и с входом блока 8 анализа кодов, анализирующего содержимое счетчика 4. Выход блока 8 соединен с третьим входом блока 15 управлени . Первый вход блока 11 соединен с вторым выходом блока 12 регистров, в котором .содержатс  переходные кодовые комбинации по числу неточных разр дов цифроаналогового преобразовател  3. Выход блока 11 соединен с лервым входом блока 10 синтеза кодов и с первым входом блока 15 управлени . Первый выход блока 12 соединен с первым входом блока 13 адресации , первый выход которого соединен с входом блока 12, а второй выход - с вторым входом блока 9 синтеза кодов. Выходы первого и второго блоков 9 и 10 синтеза кодов соединены через коммутатор 7 с информационным входом реверсивного счетчика 4. Первый и второй, счётные входы реверсивных счетчиков 4 и 6 соединены с выходами логического блока 5. Выход реверсивного счетчика 6  вл етс  выходом аналого-цифрового преобразовател  и соединен с входом блока 14 вьщелени  нулевого кода, выход которого соединен с вторым входом блока 15 управлени . Второй , первый, третий и четвертый выходы блока 15 управлени  соединены соответственно с управл ющими входами реверсивного счетчика 4, блока 13 адресации, коммутатора 7 и реверсивногосчетчика 6.

Аналого-цифровой преобразователь работает в двух режимах: режиме поверки, в процессе которого определ ют переходные кодовые комбинации и режиме непосредственного преобразовани  входной аналоговой величины в код золотой р-пропорции.

Переходна  кодова  комбинаци   вл етс  одной из форм представлени  заданного числа, дл  которой выходна  аналогова  величина цифроаналогового преобразовател  3 соответствует заданной цифровой величине,

с точностью до младшего кванта. Р-  iпереходна  кодова  комбинаци  вызываIет по вление на выходе цифроаналогового преобразовател  3 аналоговой величины, соответствующей реальному весу Р-го разр да цифроаНалогового преобразовател  3 минус один младший квант.

Цифроаналоговый преобразователь 3 устройства должен быть построен

0 на основе избыточно-весовых кодов, например, .кодов Фибоначи и кодов золотой р -пропорции.

В режиме преобразовани  входных аналоговых величин коц золотой р -пропорции, при условии,

5 что (р+1) младших .разр да, точные, устройство работает следующим образом . ,

Преобразуема  аналогова  величина А с в.хода 1 подаетс  на пер0 вый вход элемента 2 сравнени , который осуществл ет сравнение входной аналоговой величины с величиной сигнала обратной св зи, поступающего с вы.хода цифроаналогового

5 преобразовател  3. Разность выгаеуказанных величин АХ; преоб- разуетс  в код золотой р -пропорции по методу след щего уравновешивани  с помощью логического блока

0 5, реверсивного счетчика 4 и блока 15 управлени . Результат пре.образова ни  ф.ормируетс  в реверсивном счетчике 6, причем в йроцессе пр мого счета содержимое счетчика 4 посто5  нно сравниваетс  с помощью блока 11 цифровых элементов сравнени , с с,о держимым блока 12 регистров, в котором содержатс  переходные кодовые комбинации, определенные в режиме поверки. Кажда  Р-  переходна 

0 кодова  комбинаци  вызывает по вление на выходе цифроаналогового преобразовател  3 аналоговой величины, соответствующей реальному весу 8 -го разр да цифроаналогового преоб

5 разовател  3 минус один младший квант. Тогда, чтобы исключить разрывы в выходной характеристике цифроаналогового преобразовател  3, вы .званные несоответствием весов раз0 р дов требуемым значени м, в процессе пр мого счета включение каждого р-го неточного разр да разрешает с  лишь после формировани  в счетчике 4 кода, равного Р-и переход5 ной кодовой комбинации.

Если на i-M такте преобразовани  один из цифровых элементов сравнени  блока 11 выработал сигнал, свидетельствующий о том, что содержимое

0 счетчика 4 равно содержимому одного из регистров блока 12, то блок 15 управлени  переводит счетчик 4 из i режима счета в режим записи. В блоке 10 синтеза кодов по содержимому счетчика 4 сигналом из блока цифро5

вых элементов сравнени  формируетс  код, аналоговый эквивалент которого точно на младший квант больше выходной аналоговой целичины .цифроаналогового преобразовател  3 на I-M такте преобразовани .

На следующем такте по сигналу: из блока 15 происходит запись, чере коммутатор 7, содержимого блока 10 в реверсивный.счетчик , 4. Затем блок 15 управлени  переводит счетчик 4 в режим счета. .

В процессе обратного счета блок анализа кодов анализирует содержимое реверсивного счетчика 4 и выдел ет все кодовые компбинации, в которых -и неточный разр д  вл етс  значащим, а разр ды с номерами i Р - нулевыми. По сигналу из блока 8 анализа кодов блок 15 управлени  переключает реверсивный счетчик 4 из режима счета в режим записи , а также формирует адрес, по которому блок 13 адресации производит выборку из блока 12 регистров 6-й переходной кодовой комбинации. Блок 9 синтеза кодов по содержимому реверсивного счетчика 4, и Р-й переходной кодовой комбинации формирует код, аналоговый эквивалент которого точно на один младший квант меньше выходной аналоговой величины цифроаналогового преобразовател  3. На . следующем такте преобразовани  по сигналу блока 15 управлени  происходит запись через коммутатор 7 содержимого блока 9 в реверсивный счетчик 4. Затем блок 15 управлени  переводит счетчик 4 в режим счета.

Таким образом, число импульсов, поступившее на реверсивный счетчик 4, соответствует входной аналоговой величине А с. точностью до младшег кванта. Одновременно подсчет импульсов от логического блока 5 ведетс  в реверсивном счетчике 6, в котором фомируетс  результат преобразовани .

В режиме проверки определ ют переходные кодовые комбинации. Процес поверки начинаетс  с (р + разр да цифроаналогового преобразовател  при условии, что {р+1 ) младших разр да - точные.

В этом режиме устройство работает следующим образом.

На вход 1 аналогоцифрового преобразовател  подаетс  ступенчатого-на растающа  аналогова  величина, Ч-  ступень которой обеспечивает при кодировании включение 8-го неточного разр да цифроаналогового преобразовател  3 и используетс  дл  определени  Р-й переходной кодовой комбинации. Процесс определени  В-и переходной кодовой комбинации состоит из трех этапов.

На первом этапе производитс  преобразование величины S-й ступени

в код золотой р-пропорции описанным выше способом, причем, счет в реверсивном счетчике 6 разрешаетс  лишь- после, включени  в счетчике 4. f -го разр да.

На втором этапе происходит исключение -го повер емого разр да путем выполнени  операции развертки в реверсивном счетчике 4. Затем процесс кодировани  продолжаетс  в реверсивном счетчике 4, причем, если после исключени  повер емого разр да состо ние .элемента 1 сравнени  не измен етс , то реверсивный счетчик 4 под воздействием логического блока приводитс  в режим обратного счета импульсов. Если лее состо ние элемента 2 срав-нени  измен етс , то реверсивный счетчик 4 работает в режиме пр мого счета импульсов , при этсм операци  свертки в повер емый разр д запрещена. Кодирование прекращаетс  при изменени состо ни  элемента 2 сравнени .

На третьем этапе по команде из блока 15 управлени  реверсивные счетчики 4 и. 6 начинают работать в режиме обратного счета импульсов до момента обнулени  содержимого реверсивного счетчика 6, на что укажет блок 14 выделени  нулевого кода. После обнулени  содержимого реверсивного счетчика 6 из содержимого счетчика 4 вычитаетс  еще один младший квант. В результате в блоке 4 сформируетс  Е-  переходна  комбнаци ,- аналоговый эквивалент которой точно на один младший квант менше реального веса К-го разр да цифроаналогового преобразовател  3.

По команде из блока 15 управлени  содержимое счетчика 4 через бло 13 адресации записываетс  в блок 12 регистров.,

Процесс определени  ( перехной кодовой комбинации аналогичен описанному выше, однако, при этом необходимо 5 итывать ранее определенные переходные кодовые комбинации , использование которых позвол е в процессе кодировани  устранить скачки аналоговой величины, вызванг ные отклонени ми весов разр дов цифроаналогового преобразовател  3 от требуемых значений, на участке выходной характеристики, определ емой разр дами цифроаналогового преобразовател  3 с номерами.

Результаты поверки могут многократно использоватьс  в режиме непосредстве .нного преобразовани  измер емой аналоговой величины в код золотой р-пропорции.

Таким образом, введение новых блоков и св зей позвол ет повысить линейность выходной характеристики ДЦП, построенного на низкоточных аналоговых узлах,более чем на пор док

Claims (1)

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий элемент сравнения, первый вход которого соединен с входной шиной, цифроаналоговый преобразователь, логический блок, блок управления, блок анализа кодов, первый реверсивный счетчик, выход которого соединен с входами блока анализа кодов и цифроаналогового преобразователя, выход которого соединен с вторым входом элемента сравнения, выход которого соединен с входом логического блока, выходы которого соединены с первыми входами первого реверсивного счетчика, о тличающийся тем, что, с целью повышения линейности выходной характеристики аналого-цифрового преобразователя, в него введены .блок выделения нулевого кода, вточрой реверсивный счетчик, коммутатор, первый и второй блоки синтеза кодов, блок цифровых элементов сравнения , блок регистров, блок адресации, первые выход и вход которого соединены с первым выходом и входом блока регистров соответственно, второй выход которого соединен с первым входом блока цифровых элементов сравнения, второй вход которого соединен с ^выходом первого ревер- , сивного счетчика, а выход - с первыми входами блока управления и второго блока синтеза кодов, второй , $ вход которого соединен с выходом первого реверсивного счетчика, третий вход - с первым выходом блока управления, второй выход которого соединен с вторым входом первого реверсивного счетчика, третий вход которого соединен с выходом коммутатора, первый и второй входы которого соединены с выходами первого и второго блоков синтеза кодов соответственно, а третий вход - с треть· выходом блока управления, второй вход которого соединен с выходом блока выделения нулевого кода, вход которого соединен с выходной шиной и выходом второго реверсивного счетчика, первые входы которого соединены с выходами логического блока, а второй вход - с четвертым выходом jблока управления, третий и четвертый входы которого соединены с выходами блока анализа кодов и элемента сравнения соответственно.