SU771724A1 - Регистр сдвига - Google Patents

Description

Изобретение относитс  к вычислителкной технике и может найти применение в различного типа системах и приборах автоматического контрол , регулировани , а также системах, осуществл ющих преобразование дискре ной информации. Известен однотактный регистр сдви га Cl который содержит в каждом разр де основной и вспомогательный триггеры с раздельньоми входами, выполненные на элементах И-ИЛИ-НЕ и дополнительный элемент ИЛИ-НЕ, входы которого соединены с выходом основного триггера и шиной сдвига, а выход - со входом вспомогательного триггера следук дего разр да, у которого второй вход этого же плеча подключен через шину сдвига к одноименному входу вспомогательного триггера предыдущего разр да и двум входам противоположных плеч основных тригге ров,, соседние входы которых, подключе ны к выходам соответствующих вспомогательных триггеров. В этом регистре основной и вспомогательный триггеры управл ютс  разнопоЛ рными уровн ми тактовых сиг налов. Дополнительный элемент ИЛИ-НЕ и дополнительные свободнь1е входы . используютс  дл  расширени  функциональных возможностей и уменьшени  количества входов и св зей у используемых элементов. Известен также сдвигающий регистр трехтактного действи  2, который содержит два триггера на разр д, которые выполнены на логических элементах И-НЕ и И-ИЛИ-НЕ. Первый триггер каждого разр да выполнен на элементах 2И-2ИЛИ-НЕ и 2И-НЕ, второй триггер на элементах 2И-2ИЛИ-НЕ и НЕ, причем выход элемента 2И-НЕ первого плеча первого триггера подключен ко вторым входам обоих элементов 2И другого плеча того же триггера, а выход элемента НЕ первого плеча второго триггера подключен ко второму входу второго элемента 2И второго плеча того же триггера. Выход элемента 2И-2ИЛИ-НЕ второго плеча второго триггера подключен к первому входу первого элемента 2И одноименного плеча первого триггера данного разр да и ко входу элемента НЕ первого плеча второго триггера. Второй вход первого элемента И второго плеча второго триггера соединен с выходом элемента 2И-2ИЛИ-НЕ одноименного плеча первого триггера предыдущего разр да, при

этом в каждом разр де вторые входы элементов 2И-НЕ первых триггеров подключены к шине первого такта. Первые входы двух элементов 2И вторых триггеров подключены к шине второго такта , а первый вход первого элемента 2 второго триггера и первый вход второго элемента 2И первого триггера подсоединены к шине третьего такта.

В этом регистре шина третьего такта используетс  дл  разнопол рного уравлени  триггерами, а управл ющие такты на первой и второй шинах по влютс  поочередно. На первой шине они формируютс  синхронно с положительными уровн ми тактовых импульсов третьего такта, а на второй шине -. синхронно с отрицательными уровн ми тактовых импульсов третьего такта.

Эти устройства, несмотр  на различи  принципиальных схем разр дов, обладают общим недостатком: их внеш.ние тактовые сигналы рассчитываютс  с учетом максимальных задержек,вносимых логическими элементами.схемы.

в примен емых в насто щее врем  в промышленности потенциальных элементах отношение максимальной задержки к минимальной находитс  в пределах 10-20, поэтому даже частична  релизаци  работы регистра по реальным задержкам элементов позвол ет несколько .повысить его быстродействие.

Из известных регистров наиболее близким по технической сущности вл етс  N-разр дный регистр сдвига з состо щий из последовательно соединенных разр дов, каждый из которых содержит основной и вспомогательный триггеры, выполненные на элементах базиса И-ИЛИ-НЕ, и выходные каскады , входы которых подключены к формирователю тактовых импульсов, а выходы каждого подключены к тактовой шине соответствующей группы разр дов регистра, причем вспомогательный триггер разр да, наход щегос  на границе раздела групп разр дов ре- гистра, тактируетс  одновременно от двух соответствующих выходньлх каскадов .

Каждый разр д регистра сдвига представл ет собой R-St триггерное устройство, построенное по схеме M-S с разнопол рным управлением, у которого основной и вспомогательный триггеры выполнены на элементах двухступенчатой логики И-ИЛИ-НЕ.

Основной и вспомогательный триггеры тактируютс  сигналами различной пол рности, что обеспечивает блокировку перезаписи информации во вспомогательный триггер в момент ее записи в основной. После окончани  тактового импульса блокировка снимаетс  и информаци  перезаписываетс  из триггера М в триггер S.

Недостатком известного регистра  вл етс  то, что его предельное

быстродействие ограничено максимальными временными задержками, вносимыми элементами схемы, и длительност его тактовых импульсов расчитываетс  с учетом максимальных, а не реальных длительностей распространени  сигнала, отсутствует также индикаци  реальных моментов окончани  переходных процессов.

Кроме того,уход величины задержки логических элементов за верхний предел , гарантируемый техническими услови ми, приводит к возникновению отказов.

Целью предлагаемого изобретени   вл етс  повышение надежности и быстродействи  регистра сдвига за счет обеспечени  работы элементов по реальным задержкам, т. е. построение синхронно управл емой схемы регистра сдвига с переменной длительностью такта.

Поставленна  цель достигаетс  тем что в регистр сдвига, содержащий в каждом четном разр де основной и вспомогательный триггеры, а в каждом нечетном разр де основной триггер, формирователи тактовых сигналов,выходы которых соединены с соответствующими тактовыми шинами, управл ющу шину сдвига, введены дешифраторыокончани  переходных процессов и шина окончани  переходных процессов, соединенна  с первыми входами первого , второго и выходом третьего формирователей тактовых сигналов, вторые входы первого, второго и первый вход третьего формирователей тактовых сигналов подключены соответственно к выходам первого, второго и третьего дешифраторов окончани  переходных процессов, первые входы второго дешифратора окончани  переходных процессов соединены с первыми входами основных триггеров нечетных разр дов, вторые входы второго дешифратора окончани  переходных процессов соединены с выходами основных триггеров нечетных разр дов, первые входы и выходы основных и вспомогательных триггеров четных разр до соединены соответственно с первыми и вторыми входами первого и третьего дешифраторов окончани  переходных процессов, вторые входы вспомогательных триггеров четных разр дов соединены с первой тактовой шиной, шиной окончани  переходных процессов и третьим входом третьего дешифратор вторые входы основных триггеров нечетных разр дов подключены к второй тактовой шине и к третьему входу второго дешифратора окончани  переходны процессов, вторые входы основных триггеров четных разр дов соединены с третьей тактовой шиной и третьим входом первого дешифратора- окончани  переходных процессов, третий вход первого формировател  тактовых сигналов соединен с управл ющей шиной сдвига, выход первого формировател  тактовых сигналов соединен с вторым входом третьего формировател  татовых сигналов и вторым входом второго формировател  тактовых сигналов а третий вход которого соединен с четвертым входом первого формировател  тактовых сигналов.

На чертеже представлена функциональна  схема регистра сдвига.

Регистр сдвига содержит разр ды 1.1-1,п, четные разр ды 1.1-l.i выполнены на основных и вспомогательных триггерах 2 и 3, а нечетные только на основных триггерах 2, формирователи 4-6 тактовых сигналов, дешифраторы 7-9 окончани  переходных процессов, шину 10 окончани  переходных процессов и управл ющую шину сдвига 11, RS-триггер 12.

Регистр сдвига работает следующим образом. В исходном состо нии нулево логический уровень (на управл ющей шине сдвига 11)на выходах формирователей 4 и 5 присутствуют высокие логические уровни, а на выходе третьег формировател  6 - низкий логический уровень. Эти логические уровни формирователей 4-6 поступают на одноименные им дешифраторы 7-9 устанавливают дешифраторы 7 и 8 в нулевые состо ни , а третий дешифратор 9 - в единичное состо ние. Вспомогательные триггеры 3 каждого четного разр да 1 { i ) дублируют информационное содержимое своих основных триггеров 2. На шине 10 окончани  переходных процессов, подключенной к выходу, формировател  6, будет низкий логически уровень. На входе первого формировател  4, подключенного к выходу третьего дешифратора 9, присутствует положительный уровень. В это исходное состо ние регистр устанавливаетс  автоматически, независимо от содержимого записанной в него информации . При поступлении импульса положительной пол рности на управл ющую шину сдвига 11 на выходе формировател  4 формируетс  низкий уровень,  вл ющийс  тактовым импульсоМ дл  группы основных триггеров 2 четных разр дов 1 () регистра, который устанавливает третий фор1мирователь 6 в состо ние с высоким уровнем несмотр  на то, что при этом на выхода дешифратора 9 формируетс  низкий уровень, первый формирователь 4 продолжает оставатьс  в нулевом состо нии за счет положительных уровней на обоих его входах, поступающих через обратные св зи от второго и третьего формирователей 5 и 6. Этот тактовый сигнал осуществл ет перезапись информации из группы триггеров 2 нечетных разр дов 1i в группу основных триггеров 2 четных разр дов 1 (i+1), предшествующа  информаци 

которых продолжает сохран тьс  в дублирующих их вспомогательных триггерах 3. По окончании переходных процессов, св занных с перезаписью информации в основные триггеры 2 четных разр дов 1 (1-|-1),на выходе первого дешифратора 7 формируетс  высокий уровень, который поступает на вход второго формировател  5 и формирует на его выходе нулевой уровень . Тактовый сигнал, сформированo ный на выходе второго формировател  5, осуществл ет перезапись входной информации регистра и информации из вспомогательных триггеров .3 в триггеры 2 нечетных разр дов 1. i и устанавливает формирователи 4-6 в

5 новое (второе устойчивое состо ние, при котором первый формирователь 4 переключаетс  в состо ние с высоким уровнем, а третий формирователь 6 продолжает сохран ть высокий уровень.

0

Происход щее при этом изменение на выходе первого дешифратора 7 высокого уровн  на низкий уже не нарушает нового установившегос  устойчивого состо ни  формирователей 4-6.

5 После окончани  переходных процессов, вызванных этой перезаписью, на выходе второго дешифратора 8 формируетс  высокий уровень, который поступает на вход третьего формировател  6 и

0 измен ет его прежнее состо ние с высоким уровнем на новое с низким уровнем . При этом формирователи 4-6 устанавливаютс  в третье устойчивое сос то ние, зквивоьпентное исходному сос5 то нию, рассмотренному выше. На этом процесс записи входной информации регистра в его первый разр д и сдвиг ранее записанной информации в соседние разр ды окончен.

Дл  подготовки исходного состо 0 ни  следующего цикла сдвига необходимо переписать во вспомогательные триггеры 3 четньлх разр дов 1 (i -И ) новое информационное содержимое их основных триггеров 2. Эта перезапись

5 осуществл етс  тактовым сигналом, формируемым третьим формирователем 6. Одновременно этот тактовый сигнал отрицательной пол рности поступает через шину 10 окончани  переходных

0 процессов на формирователь управл ю1ДИХ сигналов (на чертеже не показан ) и разраиает ему сн тие текущего управл ющего сигнала с управл ющей шины сдвига 11 и формирование

5 следующего очередного. При этом промежуток времени между окончанием текущего и начешем следующего очередного управл ющего сигнала может быть выбран равным сумме минимальных зёщержек переключени  элементов, вхо0 д щих в соотав вспомогательных триггеров 3 и третьего дешифратора 9.

В действительности реальные задержки указанных элементов могут быть выше их минимсШьных значений.

5

В результате следующий очередной управл ющий сигнал поступает на шину сдвига 11 раньше, чем успевает закончитьс  перезапись информации во вспомогательные триггеры 3. Однако он не измен ет исходного устойчивого состо ни  формирователей 4-6 до тех пор, пока не заканчиваетс  перезапис и на выходе третьего дешифратора 9 не по вл етс  разрешающий высокий уровень, после чего начинаетс  вто рой цикл сдвига.

Таким образом, изменение в процессе работы регистра задержек переключени  составл ющих его элементов сказываётс  только Hai изменении длительности управл ющих сигналов, что приводит только к некоторому замедлению его работы.

При необходимости сочленени  предлагаемого регистра с формировател ми управл ющих сигналов, которые не могут управл тьс  сигналами от шины 10 необходимо использовать в схеме регистра дополнительный RS-триггер 12. Адреса переключени  .его входов и выходов показаны на чертеже пунктиром. Этот триггер устанавливаетс  IB разрешающее состо ние отрицательным уровнем управл ющего сигнала, а обнул етс  тактовым сигналом, формируемым вторым формирователем 5. В том случае , когда к моменту окончани  текущего цикЛа сдвига управл ющий сигнал не будет сн т с шины сдвига 11, триггер 12, наход сь в обнуленном состо нии, будет запрещать дальнейшее функционирование регистра до тех пор, пока не будет сн т текущий управл йвдий сигнал. При сн тии текущего управл ющего сигнала триггер 12 устанавливаетс  в разрешающее состо ние дл  следующего очередного управл ющего сигнала.

Дл  увеличени  быстродействи  регистра сначала формируетс  очередной тактовый импульс.и только затем снимаетс  предыдущий тактовый импульс. Дл  исключени  опасных состо ний в регистре необходимо, чтобы максимальные задержки переключени  элементов формирователей не превышали минимальных задержек переключени  триггерных элементов. С целью удовлетворени  этого ограничени  и повышени  нагрузочной способности 1выходных каскадов дл  их построени  может быть использована, например/ 130 сери , а дл  построени  триггеров - 134 сери  ТТЛ элементов.

При построении предложенного регистра на элементах с произвольным быстродействием необходимо осуществл ть дополнительное тактирование триггеров от формирователей предшесвующего такта, кг к это показано пунктиром на чертеже. При этом триггеры регистра могут полностью переключатьс  в новое положение только

.после сн ти  импульсов предшествующего такта.

Дл  реализации дешифраторов могут быть использованы, например, элементы И-ИЛИ-НЕ с возможностью расширени  по ИЛИ и. элементь и с. возможностью подключени  по ИЛИ. Однако у серийно выпускаемых микросхем коэффициент расширени  по ИЛИ ограничен величиной , указанной в технических уелоВИЯХ , Поэтому при увеличении длины регистра кажда  группа триггеров .будет иметь несколько дешифраторов, у которых вход каждого дополнительного дешифратора подключаетс  к дополнительным входам элементов И выходных

5 каскадов.

В предложенном регистре возможна организаци  также двухтактного цикла сдвига. При такой реализации необходимы только два выходных каскада и

0 два дешифратора, но общее количество используемых элементов И-ИЛИ-НЕ возрастает примерно на 1/4 и схемы дешифраторов получаютс  многоступенчатыми . По вление дополнительных

с ступеней в трактах дешифраторов основных и вспомогательных триггеров не позвол ет достигнуть дальнейшего увеличени  быстродействи  регистра за счет изъ ти  третьего такта.

Технико-экономическа  эффективность регистра сдвига заключаетс  в том, что за счет незначительного усложнени  его структуры возможно получить следующие преимущества по сравнению с прототипом.

5 Правильность функционировани  регистра сдвига не зависит от технологических и эксплуатационных разбросов временных задержек составл квдих его элементов.

0 Изменение физических параметров схемы под вли нием изменени  внешних условий или .старени  не приводит к выходу схемы из .стро , а лишь измен ет скорость ее работы.

Длительность такта работы устройства равна реальной длительности переходного процесса в нем, и, следовательно , устройствЪ работает на предельно возможной скорости.

0 Выход из стро  элемента схемы

эквивгшентен незавёршению переходного процесса, что приводит к остановке устройства и исключает неправильное срабатывание.

55 Факт незавершени  переходного проце .сса в течение установленного критического времени говорит о неисправности схемы. Поэтому сравнительно простыми средствами можно организо- ,

Q вать автоматическую диагностику и локализацию неисправностей.

Наличие сигнала окончани  переходных процессов позвол ет проводить автономную проверку узлов регистра.

УС Регистр не требует специальных средств при сочленении его с другими устройствами , имеющими отличающиес  вре менные характеристики. Это облегчает модернизацию существующих устройств путем замены в них имеющихс  регистров на предлагаемый. Все это в целом позвол ет повысить надежность и быстродействие устройства. Форму,па изобретени  Регистр сдвига, содержащий в каждом четном .разр де основной и вспомогательный триггеры, а в каждом нечетном разр де основной триггер, формирователи тактовых сигналов, выходы которых соединены с соответствующими тактовыми шинами, управл ющую шину сдвига, отличающийс  тем, что, с целью повышени  надежности и быстродействи  регистра сдвига, в него введены дешифраторы окончани  переходовых процессов и шина окончани  переходных процессов , соединенна  с первыми входами первого, второго и выходом третье го формирователей тактовых сигналов, вторые входы первого, второго и первый вход третьего формирователей так товых сигналов подключены соответственно к выходам первого, второго и третьего дешифраторов окончани  пере ходных процессов, первые входы второго дешифратора окончани  переходных процессов соединены с первыми входами основных триггеров нечетных разр дов, вторые входы второго дешифратора окончани  переходных процессов соединены с выходами основных триггеров.нечетных разр дов, первые входы и выходы основных и вспомогательных триггеров четных разр дов соединены соответственно с первыми и вторыми входами первого и третьего дешифраторов окончани  переходных процессов, вторые входы вспомогательных триггеров четных разр дов соединены с первой тактовой шиной, шиной окончани  переходных процессов и третьим входом третьего дешифратора , вторые входы основных триггеров нечетных разр дов подключены ко второй тактовой шине и к третьему входу второго дешифратора окончани  переходных процессов, вторые входы основных триггеров четных разр дов соединены с третьей тактовой шиной и третьим входом первого дешифратора окончани  переходных процессов, третий вход первого формировател  тактовых сигналов соединен с управл ющей шиной сдвига, выход первого формирбвател  тактовых сигналов соединен со вторым входом третьего формировател  тактовых сигналов и вторым входом второго формировател  тактовых сигналов, третий вход которого соединен с четвертым входом первого формировател  тактовых сигналов. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 350049, кл. G 11 С 19/00 1969. 2.Авторское свидетельство СССР № 427387, кл. С, 11 С 19/00 1971. 3. Авторское свидетельство СССР 527744, кл. С, 11 С 19/00 1973 (прототип).

Claims (1)

1. Формула изобретения

   Регистр сдвига, содержащий в каждом четном .разряде основной и вспомогательный триггеры, а в каждом нечетном разряде основной триггер, формирователи тактовых сигналов, выходы которых соединены с соответствующими тактовыми шинами, управляющую шину сдвига, о т л и ч а ющ и й с я тем, что, с целью повышения надежности и быстродействия регистра сдвига, в него введены дешифраторы окончания переходовых процессов и шина окончания переходных процессов, соединенная с первыми входами первого, второго и выходом третье-¹ го формирователей тактовых сигналов, вторые входы первого, второго и первый вход третьего формирователей тактовых сигналов подключены соответственно к выходам первого, второго и третьего дешифраторов окончания переходных процессов, первые входы второго дешифратора окончания переход- . ных процессов соединены с первыми входами основных триггеров нечетных разрядов, вторые входы второго дешифратора окончания переходных процессов соединены с выходами основ ных триггеров.нечетных разрядов, первые входы и выходы основных и вспомогательных триггеров четных разрядов соединены соответственно с первыми и вторыми входами первого и третьего дешифраторов окончания переходных

   5 процессов, вторые входы вспомогательных триггеров четных разрядов соединены с первой тактовой шиной, шиной окончания переходных процессов и третьим входом третьего дешифрато10 ра, вторые входы основных триггеров нечетных разрядов подключены ко второй тактовой шине и к третьему входу второго дешифратора окончания переходных процессов, вторые входы ос^5 новных триггеров четных разрядов соединены с третьей тактовой шиной и третьим входом первого дешифратора окончания переходных процессов, третий вход первого формирователя так20 товых сигналов соединен с управляющей шиной сдвига, выход первого формирователя тактовых сигналов соединен со вторым входом третьего формирователя тактовых сигналов и вторым входом второго формирователя такто25 вых сигналов, третий вход которого соединен с четвертым входом первого формирователя тактовых сигналов.