SU1443151A1 - Комбинированное устройство временной задержки и формировани импульсов - Google Patents

Abstract

Изобретение относитс  к контроль но-измерительной технике и может использоватьс  при создании и испытани х различных устройств автоматики, телемеханики и аналого-цифрового преобразовани  информации. Цель изобретени  - расширение функциональных возможностей путем обеспечени  перестройки длительности задержанных импульсов с дискретностью, существенно меньшей периода генератора стабильной частоты, - достигаетс  за счет введени  дополнительного регистра 23, двух коммутаторов 24, 25 кодов, счетного триггера 5, формировател  21 импульсов фронта, элементов ИЛИ 15, 19, 20, одновибратора 6, (п+1)-й лис Ц9 (Л с:

Description

Шина записи кода задержки.

I 2g i JZ3

Шила записи кода длительности.

js

со

СП

Ъьт9

о

НИИ задержки 14, формировател  сигнала начального сброса 18. Устройство содержит также генератор стабильной частоты 1, триггеры 2,3, 4.1, 4.2, 4.3, 4.4, схемы совпадений 7 и 8, схемы совпадений 9.1, 9.2, 9.3, 9.4, 10.1, 10.2, 10.3, 10.4, 11.1,

11.2,11.3, 11.4 соответственно трех групп, линии задержки 12.1, 12.2,

12.3,13, 14, элементы ИЛИ 16, 17, 18, регистр 22 кода синтезируемой задержки , дешифратор 26, счетчик 27. Введенные элементы и их св зи позвол ют формировать как зн;ачение задержки , так и значение длительности задержанных импульсов в два этапа: грубо счетно-импульсным методом при помощи счетчика и точно в пределах грубого шага квантовани  шкалы при помощи хронотронной схемы, состо щей из последовательно соединенных линий задержки и группы схем совпадений. I ил

1

Изобретение относитс  к контрольно-измерительной технике и может использоватьс  при создании и испытани х различных устройств автоматики, телемеханики и аналого-цифрового преобразовани  информации.

Цель изобретени  - расширение фун I

циональньгх возможностей путем обеспечени  перестройки длительности задержанных импульсов с высокой разрешающей способностью, существенно меньшей периода генератора стабильной частоты.

Поставленна  цель достигаетс  за счет введени  в известное устройство дополнительного регистра, двух коммутаторов кодов, счетного триггера , формировател  импульсов фронта, трех элементов ИЛИ, одновибратора, линии задержки) формировател  сигнала начального сброса с соответствующими св з ми. Это позвол ет формировать как значение задержки, так и значение длительности задержанных импульсов в два этапа: грубо-счетно- импульсным методом при помощи счетчика и точно в пределах грубого шага квантовани  шкалы - при помощи хронотронной схемы, состо щей из последовательно соединенных линий задержки и группы схем совпадений.

На .чертеже изображена схема устройства , (число п схем совпадений в каждой из групп выбрано равным четырем ) .

Устройство содержит генератор 1 стабильной частоты, триггеры 2,3 и 4.1-4.4, счетный триггер 5, одновибратор 6, схемы 7 и 8 совпадений, схемы совпадений первой .4, второй 10.1-10.4 и третьей 11.1.-11.4 групп, линии 12.1-12.3, 13 и 14 задержки , логические элементы ИЛИ 15- 20, формирователь 2 импульсов фронта , первый регистр кода синтезируемой задержки 22, второй регистр кода длительности задержанного импульса 23, коммутаторы 24 и 25 кодов, дешифратор 26, счетчик 27, формиро- ватель 28 сигнала начального сброса.

Генератор 1 стабильной частоты соединен с первым входом схемы 8 совпадений , второй вход которой подключен к инверсному выходу триггера 2, а выход - к первому входу элемента ИЛИ 16, Схема 7 совпадений первым входом соединена с пр мым выходом

триггера 2, а выходом подключена к второму входу элемента ИЛИ 16. Триггер 3 выходом подключен к первым входам схемы 9.1-9.4 совпадений первой группы, соединенных выходами со входами элемента ИЛИ 17. Кажда  из схем 10.1-10.4 совпадений второй группы соединена своим выходом с входом установки единицы одного из триггеров 4.1-4.4, схем II.Л.-П.4 совпадений

третьей группы соединены своими первыми входами с пр мыми выходами соответствующих триггеров 4. 1-4.4, а выходами - с четырьм  входами второго элемента ИЛИ 18.

Входы регистра 22 соединены пораз-

р дно с шинами записи кода задержки. Вторые входы схем 9.1-9.3, 10.. 1-10.3 и 11.1-11.3 совпадений во всех трех

группах подключены к йходам соответствующих линий 12.1-12.3 задержки , соединенных последовательно друг с другом, вторые входы схем 9.4,10.4 и 11.4 совпадений соединены с выходом линии 12.3 задержки, третьи входы схем 9.1-9.4 совпадений первой группы соединены с соответствующими выходами дешифратора 26, а вход ли- ю НИИ 12.1 задержки соединен с выходом элемента ИЛИ 16; Выход элемента ИЛИ 18 соединен с тактовым входом счетчика 27, выход которого подключен к входу установки единицы триггера 2 15 непосредственно и через линию 13 заержки - к входу установки единицы триггера 3 и второму входу схемы 7 совпадений. Входы установки нул  триггеров 2 и 3 соединены между со- 20 бой и подключены к выходу элемента ЛИ 20, инверсный выход каждого из триггеров 4.1-4.3 соединен с третьим входом соответствующей схемы 11.2, 11.3 и 11.4 совпадений, а триггер 25 4.4 инверсным выходом подключен к третьему входу схемы 11.1 совпадений. Регистр 23 соединен входами с щи- нами записи кода длительности выходных импульсов, коммутатор 24 со- 30 единен поразр дно своими первыми и вторыми входами с выходами младших разр дов регистров 22 и 23 соответственно , а выходами подключен поразр дно к соответствующим входам де- gg ифратора 26, коммутатор 25 соединен поразр дно своими первыми и вторыми входами с выходами старших разр дов регистров 22 и 23 соответственно , а выходами подключен пораз- 40 р дно к соответствующим информационым входам счетчика 27, счетный триггер 5 подключен своим тактовым вхоом к выходу элементов ИЛИ 17 и пер- ому взводу элемента ИЛИ 29, а выхо- 45 ом соединен с управл ющими входами оммутаторов 24 и 25, выходной клемой устройства и через формирователь 21 импульсов фронта - с первым входом элемента ИЛИ 15, соединенного вторым 50 входом с входной клеммой устройства,, а выходом через одновибратор 6 - с входом установки режима счетчика 27 и, кроме того, чер ез линию 14 задержки - с первыми входами схем 10.1-10.4 55 совпадений второй группы и п тым входом элемента ИЛИ 18.

Формирователь 28 сигнала начального сброса своим выходом соединен с

входом установки нул  счетного триггера 5, вторым входом элемента ИЛИ 20 и первым входом элемента ИЛИ 19, второй вход которого соединен с выходом счетчика 27, а выход - с входами установки нул  триггеров 4. 1-4 .

Требуемое значение задержки в устройстве формируетс  в два этапа: грубо-счетно-импульсным методом при помощи счетчика и точно в пределах грубого шага квантовани  шкалы - при помощи хронотронной схемы, состо щей из последовательно соединенных линий 12.1.-12.3 задержки и группы схем 9.1-9.4 совпадений. Аналогичным образом задаетс  длительность выходного импульса устройства.

В качестве эталона времени в схеме грубой задержки используетс  непрерывно работающий генератор стабилной частоты, неопределенность фазы которого относительно запускающих импульсов компенсируетс  с точностью до точного кванта при помощи устройства синхронизации, включающего в сб , кроме упом нутых линий 12.1-12.3 задержки, две группы схем совп адений (10.I-I0.4, 11.1-11.4) и триггеры 4.1.-4.4.

При вк пючении питани  устройства формирователь 28 сигнала начального сброса вырабатывает импульс, привод щий в нулевое состо ние триггер 5, через элементы ИЛИ 19 - триггеры 4.1- 4,4, а через элемент ИЛИ 20 - триггеры 2 и 3. Перед началом работы в регистры 22 и 23 любым известным способом по шинам записи занос тс  коды соответствующие требуемым значени м задержки и длительности выходного импульса .

Нулевому состо нию триггера 5, управл ющего коммутаторами 24 и 25, соответствует подключение младших разр дов регистра 22 к входам дешифратора , а старших - к информационным входам счетчика. Триггер 2 блокирует схему 7 совпадений и деблокирует схему 8 совпадений, вследствие чего импульсы генератора 1, пройд  схему 8 совпадений и логический элемент ИЛИ 16, поступают на последовательно соединенные линии 12.1-12.3 задержки. Триггер 3 блокирует по первому входу схемы 9.1-9.4 совпадений первой группы . Выходы дешифратора 26 блокируют по третьему входу все схемы совпадений первой группы, за исключением

514

схемы, номер которой на единицу превышает число, занесенное в младшие разр ды регистра 22. На входах дешифратора 26 присутствует код младших разр дов регистра 22, подключенного к нему через коммутатор 24.

Задерживаемый импульс через логический элемент ИЛИ 15 запускает одно- вибратор 6, сигналом с выхода которо- го счетчик 27 переводитс  в режим занесени . В это врем  сигналом элемент ИЛИ 15, прошедшим линию 14 задержки и элемент ИЛИ 18, осуществл етс  занесение в счетч ик 27 цифрового эквивален- та грубой части задержки, содержащегос  в старших разр дах регистра 22. Одновременно схемы совпадений второй группы регистрируют совпадени  выходного сигнала линии 14 задержки со сдвинутыми друг относительно друга во времени выходными импульсами элемента ИЛИ 16 и линий 12.1.-12.3 задержки . На выходах схем 10.1-10.4 совпадений группы, зарегистрировав- ших совпадени , по вл ютс  импульсы, которые устанавливают в единичное состо ние соответствующие триггеры 4.1- 4.Д. группы. При этом первый из установившихс  триггеров 4.1.-4.4 блоки- рует схему 11.1-11.4 совпадений третьей группы, номер которой превышает на единицу номер упом нутого триггера , и открывает схему совпадений с номером, равным номеру триггера. Так как вторые входы каждой схемы 11.1- 11.4 совпадений третьей группы присоединены к соответствующим отводам линий задержки 12.1-12.3 задержки, то в зависимости от момента прихода запускающего сигнала относительно фазы генератора 1 на выходе одной из icxeM 1 i . I - 1 . 4 совпадений третьей группы по вл етс  сери  импульсов , сфазиро- .ванна  с моментом по влени  запускающе- го сигнала и начинающа с  следующим за совпадающим с этим сигналом импульсом об разцового генератора, С выхода логического элемента ИЛИ 18 эта сери  импульсов поступает на тактовый вход счетчика 27, включенного в режим вычитани .

Дл  правильной работы схемы длительности входного з-адерживаемого и опорных сигналов, а следовательно, и временное разрешение схем 10.1-10-.4 совпадений выбираютс  так, чтобы совпадени  могли регистрироватьс  только в одной или в двух смежных схемах

516

10.1-10.4 совпадений группы. Соотношение длительности импульсов « образцового генератора 1 и типовой средней за,цержки распространени  используемых элементов в предлагаемом устройстве должно обеспечивать правильность функционировани  цепочек элементов 10.1-4.i-l1.i. Его максимальное значение должно быть таким, чтобы исключить прохождение через вентили группы 11.1.-11.4 импульсов, зарегистрированных как совпадающие в соответствующих вентил х группы 10.11-10.4 с выходными сигналами элемента 14.

Минимальна  длительность импульсов

I

определ етс  самой элементной базой.

При обнулении счетчика 27 его выходным сигналом устанавливаетс  в единичное состо ние триггер 2 и через элемент ИЛИ 19 сбрасываютс  триггеры 4.1.-4.4, Триггер 2 блокирует при этом схему 8 совпадений и деблокирует схему 7 совпадений, а на тактовый вход счетчика 27 прекращаетс  поступление импульсов с логического , элемента ИЛИ 1 В.

Задержанный линией 13 задержки на врем , необходимое дл  прекращени  переходных процессов в лини х 2.1.- 12.3 задержки, выходной импульс счетчика 27 поступает на второй вход схв мы 7 совпадений и вход установки единицы , триггера 3, которьш при переключении в это состо ние деблокирует по первым входам все схемы 9,1.-9.4 совпадений первой группы.

Импульс с выхода схемы 7 совпадений ,пройд  логический элемент ИЛИ 16, поступает на вход линии 12.1 задержки , Дал ее этот импульс, пройд  по цепи линий 12.1-12.3 задержки и одну схему 9.1-9.4 совпадений первой группы, котора  деблокирована по третьему входу дешифратором 26, подаетс  на логический элемент ИЛИ 17 Выходным сигналом логического элемента ИЛИ 17 через логический элемент ИЛИ 20 сбра- сьшаютс  в исходк Ье состо ние триггеры 2 и 3. Одновременно с этим выходным сигналом логического элемента ИЛИ 17 переключаетс  в единичное состо ние счетный триггер 5, что приводит к переключению коммутаторов 24 и 25, так, что входы дешифратора 26 ока зьшаютс  соединенными с младшими разр дами регистра 23 а выходы старщюс разр дов регистра 23 через коммутатор

7 . 1 25 присоедин ютс  к информационным входам счетчика 27.

Положительный перепад напр жени  с выхода триггера 5 поступает на фор мирователь 21, вырабатывающий короткий импульс с длительностью, равной длительности входного задерживаемого сигнала, который, пройд  через логический элемент ИЛИ 15 и линию за- держки 14, запускает цикл формировани  длительности выходного импульса.

Цикл формировани  длительности повтор ет предыдущий от момента поступлени  запускающего сигнала на второй вход логического элемента ИЛИ 15 до по влени  импульса на выходе логического элемента ИЛИ 17. Последним сбр сьшаетс  в нулевое состо ние счетный триггер 5 и схема переводитс  в исхо ное состо ние. Наличие линии 14 задержки обеспечивает при этом запуск цикла формировани  длительности толь когр после того момента, когда последний импульс цикла формировани  за- держки покинет элементы 12.1.-12.3 и в них завершатс  переходные процессы .

Величина временной задержки, формируемой устройством, определ етс  выражением:

Т, Т/+ KTi + МТ„

где Т, - посто нна  величина, куда . входит временной сдвиг, создаваемый лини м.и 13 и 14 задержки, а также задержки логических элементов; Т - временной сдвиг, создаваемый одной секцией линии 12 задержкиi

К - число, занесенное в младшие разр ды регистра 22 (дл  варианта устройства, приведенного на чертеже, оно может принимать значени  от О до

3);

т - период следовани  импульсов генератора стабильной частоты 1 -, М - число, занесенное в старшие

разр ды регистра 22. Величина Т должна выбиратьс  из услови  пТ TO. В реальной схеме это условие может не выполн тьс , из-за, чего возникнет несоответствие грубого и точного шагов квантовани  и неоднородность последнего. Дл  обеспечени  работоспособности схемы и

518

исключени  погрешностей по грубой шкале необходимо, чтобы превьпаение пТ над Тд не превосходило некоторо критической величины, когда возможн перекрытие очередного выходного импульса элемента 16 с предшествующим импульсом, еще не покинувшим цепь линий 12.1-12.3 задержки. Подобные ограничени  накладываютс  и на пре- вьшгение Т над пТ, т.е. на отклонение их разности в противоположную сторону. Это необходимо дл  тогр, чтобы исключить тройные совпадени  и просчеты по точной шкале.

Величина длительности импульса, формируемого на выходе устройства, определ етс  аналогичным образом через числа, занесенные в старшие и младшие разр ды регистра 23, а также содержит посто нную составл ющую , ограничивающую снизу диапазон длительности выходных сигналов.

Скважность импульсов опорного генератора в предлагаемом устройств зависит от выбранного значени  шагов квантовани  по точной и грубой шкале. Определ ющим при этом  вл етс  значение точного шага кван- товани , минимально достижимое значение которого зависит, прежде всег от временного разрешени  цепочек схем совпадений группы 10. Разрешение должно быть больше устанавливаемого шага квантовани  во избежание пропуска дискретов по точной шкале. С другой стороны оно не должно превьш1ать 2Т во избежание фиксации тройных совпадений импульсов образцового генератора с входными импульсами.

.Длительность выходного импульса задаетс  с высокой точностью и может перестраиватьс  с малым шагом в пределах, соответствующих пределам перестройки значени  задержки. Достигаетс  данный результат без существенного усложнени  устройства , поскольку основные цепи формировани  задержки используютс  также и дл  задани  длительности импульса

Конструктивно устройство полностью реализуетс  на интегральных схемах эмиттерно-св занной и тран- зисторно-тразисторной логики.

Claims (1)

1. Формула изобретени 

   Комбинированное устройство временной задержки и формировани  им9i

   пульсов, содержащее n-1 последовательно соединенные линии задержки однаковой длины, первую группу из п схем совпадений, соединенных выхода- ми с первыми п входами первого элемента ИЛИ, вторую группу из п схем совпадений, кажда  из которых соединена своим выходом с входом установки единицы одного из п триггеров, третью группу из п схем совпадений, соединенных свош-ги первыми входами с пр мыми выходами соответствующих триггеров, а выходами - с первыми п входами второго элементами ИЛИ, ге- нератор стабильной частоты, соединенный с первым входом (Зп+1)-й схемы совпадений, второй вход которой подключен к инверсному выходу (п+1)- го триггера, а выход - к первому вхо ду третьего элемента ИЛИ, (Зп+2)-ю схему совпадений, первым входом соединенную с пр мым выходом Сп+1)-го триггера, а выходом подключенную к второму входу третьего элемента ИЛИ, (п+2)-й триггер, выходом подключенный к первым входам п схем совпадений первой группы, регистр, входы которого соединены с шинами записи кода задержки, причем первые п-1 од- ноименных схем совпадений во всех трех группах соединены своими вторыми входами с входами соответствую1ЩИХ линий задержки, вторые входы схем совпадений с номером п всех трех

   групп соединены с выходом (п-1)-и

   линии задержки, вход первой линии

   задержки соединен с выходом третьего элемента ИЛИ, выход второго элемента ИЛИ соединен с тактовым входом счетчика, третьи входы каждой из п

   схем совпадений первой группы соединены с соответствующими выходами дешифратора, выход счетчика подключен к входу установки единицы (п+)- rt) триггера и через п-ю линию задержки - к входу установки единицы (п+2)-го триггера и второму входу (Зп+2)-й схемы совпадений, входы установки нул  (п+1)-го и (п+2)-го триггеров соединены между собой, инверсный выход каждого из n-l первых триггеров соединен с третьим входом одной схемы совпадений третьей груп- .пы с номером, на единицу большим но- мера триггера, а п-й триггер инверс- Hbw выходом подключен, к третьму вход первой схемы совпадений третьей груп51

   10

   пы, отличающеес  тем, что, с целью расширени  функциональных возможностей путем обеспечени  перестройки длительности задержанных импульсов с дискретностью, существенно меньщей периода генератора стабильной частоты, в него введены дополнительный регистр, соединенный входами с шинами записи кода длительности выходных импульсов, два коммутатора кодов, счетный триггер, формирователь импульсов фронта, четвертый , п тый и шестой элементы ИЛИ, одновибратор, ()-  лини  задержки формирователь сигнала начального сброса, причем первый коммутатор соединен поразр дно своими первыми и вторыми входами с выходами младших разр дов соответственно основного и дополнительного регистров, а выходами подключен поразр дно к соответствующим входам дешифратора, второй комутатор соединен поразр дно своими первыми и вторыми входами с выходами старших разр дов соответственно основного и дополнительного регистров, а выходами подключен поразр дно к соответствующим информационным входам счетчика, счетный триггер подключен своим тактовым входом к выходу первого элемента ИЛИ и первому входу четвертого элемента ИЛИ, а выходом соединен с управл ющими входами коммутаторов, выходной клеммой усройства и через формирователь импульсов фронта - с первым входом п того элемента ИЛИ, соединенного в свою очередь вторым входом с входной клеммой устройства, а выходом через одновибратор - с входом установки режима счетчика и, кроме того, через (п+)-ю линию задержки - с первыми входами п схем совпадений второй группы и (п+1)-м входом второго элемента ИЛИ, формирователь сигнала начального сброса своим выходом соединен с входом установки нул  счетного триггера, вторьм входом четвертого элемента ИЛИ и первым входом шестого элемента ИЛИ, второй вход которого соединен с выходом счетчика, а выход - с входами установки нул  первых п триггеров, выход четвертого элемента ИЛИ соединен с входами установки нул  (п+1)- го и (п+2)-го триггеров.