SU1377860A1 - Устройство дл контрол сумматора - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при реализации технических средств цифровой автоматики в ЦВМ. Цель изобретени  - повышение достоверности контрол . Блок 4 сравнени  сравнивает коды с информационного выхода счетчика 1 и выхода результата контролируемого сумматора 5. На входы первого и второго слагаемых контролируемого сумматора 5 подаютс  сигналы с информационного выхода счетчика 1 и пр мого выхода первого триггера 2. Выход первого элемента ИЛИ 8 соединен с входом переноса контролируемого сумматора 5, выход переноса которого соединен с вторым входом первого элемента ШИ 8, Элементы И 6,7, второй триггер 3 и второй элемент ИЛИ 9 служат дл  формировани  сигнала, поступающего через элемент ИЛИ 8 на вход переноса контролируемого сумматора 5, Результат сравнени  блока 4 отображаетс  на блоке 10 индикации устройства. Начальна  установка триггеров и счетчика осуществл етс , сигналом по установочному входу 12 устройства. Тактовые импульсы поступают на тактовый вход 11 устройства. 1 ил. и

Description

Изобретение относитс  к автомати-. ке н вычислительной технике и может быть использовано при реализации технических средств цифровой автоматики в ЦВМ,

Целью изобретени   вл етс  повышение достоверности контрол .

На чертеже приведена функциональна  схема устройства дл  контрол  сумматора .

Схема включает счетчик 1, триггеры 2,3, блок 4 сравнени , контролируемый сумматор 5 (в состав устройства не входит), элементы И 6,7, элементы ИЛИ 8,9, блок 10 индикации, тактовый вход 11 устройства, установочный вход 12 устройства.

Устройство дл  контрол  сумматора работает следующим образом.

Перед началом контрол  сумматора 5 на установочный вход 12 устройства поступает единичный сигнал, вследствие чего в счетчике 1 нулевое число , триггеры 2 и 3 в нулевом состо нии , а на выходах элементов И 6, 7, ИЛИ 8 - нулевые сигналы. При этом на инверсном выходе триггера 2 присутствует единичный сигнал, вследствие чего Яа выходе элемента ИЛИ 9 также единичный сигнал. На входа: первого и второго слагаемых контролируемого сумматора 5 поступают нулевые числа, так как в счетчике 1 нулевое число, а на пр мом выходе триггера 2 также нулевой сигнал. Вместе с тем, на вход переноса контролируемого сумматора 5 поступает нулевой сигнал с выхода элемента ИЛИ 8„ В результате выполнени  операции сложени  на выходе контролируемого сумматора 5 формируетс  число. Числа с выходов сумматора 5 и счетчика 1 поступают на входы блока 4, Если эти числа равны, то на выходе блока 4 сравнени  нулевой сигнал и блок 10 индикации выключен . Это означает, что контролируемый суммато.р 5 исправлен. В случае, если числа, поступающие на входы блока 4 сравнени , не равны, то блок 10 индикации включен, а это означает, что сумматор 5 неисправен.

Затем на вход 11 устройства поступают тактовые импульсы. В интервале времени от начала поступлени  первого тактового импульса до импульса переполнени  счетчика 1 триггер 2 находитс  в нулевом состо нии, а на выходе элемента ИЛИ В нулевой сигнал.

0

5

0

5

0

5

0

5

0

5

Это означает, что число, наход щеес  в счетчике 1, суммируетс  с числом 00,..О в сумматоре 5, При этом числа с выходов сумматора 5 и счетчика 1 поступают на блок 4 сравнени , при равенстве которых блок 10 индикации выключен, а при неравенстве - включен,- что соответствует исправному или неисправному состо нию сумматора 5.

В момент, когда на выходе переноса счетчика 1 возникнет единичный ci rHaji, то в счетчике 1 формируетс  число 00.,,О, а триггер 2 устанавливаетс  в единичное состо ние. При этом на выходе элемента ИЛИ 9 установитс  нулевой сигнал, а на пр мом выходе триггера 2 и инверсном выходе триггера 3 - единичные сигналы, вследствие чего на выходах элементов И 7, ИЛИ 8 будут единичные сигналы и на вход переноса сумматора .5 поступает единица , В этом случае в сумматоре 5 суммируетс  число 00,,.О, поступающее с выхода счетчика 1, число 11.,.-1, поступающее с пр мого выхода триггера 2, и единица переноса. В результате на выходе сумматора 5 должно сформироватьс  число 00,,.О, равное числу в счетчике 1,

Далее следующий тактовый импульс данного интервала записьшает в с.чет- чик 1 единицу. Триггер 3 перебрасываетс  в единичное состо ние по той причине, что на пр мом выходе триггера 2 и инверсном выходе триггера 3 единичные сигналы. При этом на выходе элементов И 6, 7 возникают нулевые сигналы и значение на выходе элемента ИЛИ 8 зависит только от значени  сигнала на выходе -переноса сумматора 5, В результате в сумматоре суммируетс  число О,,,01, поступающее с выхода счетчика 1, число 1 1,,, 1, поступающее с пр мого выхода триггера 2, и единица, котора  через элемент РШИ 8 поступает с выхода переноса сумматора 5. Числа с выхода сумматора 5 и счетчика 1 поступают на входы схемы 4 сравнени , при равенстве которых индикатор 10 выключен, а при неравенстве - включен,

В интервале времени от второго тактового импульса до импульса переполнени  счетчика 1 триггер 2 находитс , в единичном состо нии, что означает , что число, наход щеес  в счетчике 2, суммируетс  с числом 11, , , 1 и .с единицей переноса с выхода сумматора 5. При этом на выходе переноса сумматора 5 всегда должен формироватьс  единичный сигнал, который через элемент ИЛИ 8 поступает на вход переноса сумматора 5. Числа с выходов сумматора 5 и счетчика 1 поступают на схему сравнени , при равенстве которых блок 10 индикации выключен, а при неравенстве - включен.

В момент, когда на выходе переноса счетчика 1 возникает единичный сигнал, в счетчике 1 есть нулевое число, а триггер 2 устанавливаетс  в нулевое состо ние. При этом единич- ньй сигнал с инверсного выхода триггера 2 устанавливает триггер 3 также в нулевое состо ние. Далее устройство Сработает аналогичным образом.

При неисцравном состо нии контро- лируемого сумматора 5 число, формирующеес  на его выходе в результате сложени ,-не совпадает с числом с выхода счетчика 1. В этом случае на выходе блока 4 сравнени  по вл етс  единичный сигнал, который включает блок 10 индикации. В состав индика- - тора может входить расширитель импульсов на одновибраторе или триггер дл  включени  индикации после первого сбо  сумматора 5.

В св зи с тем, что содержимое счетчика 1 непрерывно измен етс , провер- ка всех разр дов сумматора, его входа и выхода переноса проводитс  при всех комбинаци х числовых значений каждого из разр дов входных чисел, что повышает достоверность его проверки .

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  сумматора, содержащее блок сравнени  и блок индикации , причем первый информационный вход блока сравнени   вл етс  информационным входом устройства дл  под

   5

   0 5 д

   0

   5

   ключени  к выходу результата контролируемого сумматора, выход блока сравнени  соединен с входом блока индикации , отличающеес  тем, что, с целью повьшени  достоверности контрол , в устройство введены счетчик , два триггера, два элемента И, два элемента ИЛИ, причем счетный вход счетчика и первый вход первого элемента И объединены и образ тот тактовый вход устройства, установочный вход :счетчика и нулевые входы первого и второго триггеров объединены и обра- зуют установочный вход устройства, информационный выход счетчика соединен с вторым информационным входом блока сравнени  и  вл етс  первым информационным выходом устройства дл  подключени  к входу первого слагаемого контролируемого сумматора, выход переноса счетчика соединен со счетным входом первого триггера, пр мой выход которого соединен с вторым входом первого элемента И, первым входом второго элемента И и  вл етс  вторым информационным выходом устройства дл  подключени  к входу второго слагаемого контролируемого сумматора, инверсный выход второго триггера соединен с третьим входом первого элемента И и вторым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого  вл етс  третьим информационным выходом устройства дл  подключени  к входу переноса контролируемого сумматора, второй вход первого элемента ИЛИ  вл етс  входом переноса устройства дл  подключени  к выходу переноса контролируемого сумматора, инверсный выход первого триггера и выход первого элемента И соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен со счетным входом второго триггера.