SU1312497A1 - Устройство дл обнаружени ошибок в кодах - Google Patents

Устройство дл обнаружени ошибок в кодах Download PDF

Info

Publication number
SU1312497A1
SU1312497A1 SU853910630A SU3910630A SU1312497A1 SU 1312497 A1 SU1312497 A1 SU 1312497A1 SU 853910630 A SU853910630 A SU 853910630A SU 3910630 A SU3910630 A SU 3910630A SU 1312497 A1 SU1312497 A1 SU 1312497A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
output
input
code
inputs
Prior art date
Application number
SU853910630A
Other languages
English (en)
Inventor
Евгений Иванович Глинкин
Борис Иванович Герасимов
Юрий Леонидович Муромцев
Татьяна Михайловна Глинкина
Original Assignee
Тамбовский институт химического машиностроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тамбовский институт химического машиностроения filed Critical Тамбовский институт химического машиностроения
Priority to SU853910630A priority Critical patent/SU1312497A1/ru
Application granted granted Critical
Publication of SU1312497A1 publication Critical patent/SU1312497A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к вычислительной технике, а именно к аппаратуре диагностики, и может быть использовано дл  обнаружени  сбоев и отказов при испытании логических блоков. Устройство обеспечивает не только обнаружение сбоев в неисправных контролируемых блоках, йоипоз-- вол ет провер ть их по наработке на отказ. Устройство содержит генератор 1 одиночного импульса, блок 2 задержки , первый регистр 3, элемент И 4, второй регистр 5, блок 6 сравнени  кодов и счетчик 7 импульсов. 1 ил. (/

Description

11
Изобретение относитс  к вычислительной технике, а именно к аппаратуре диагностики, и может быть использовано дл  обнаружени  сбоев и отказов при испытании логических блоков,
Цель изобретени  - повышение надежности устройства.
На чертеже приведена функциональна  схема устройства.
Устройство дл  контрол  регистров содержит генератор 1 одиночного импульса, блок 2 задержки, первый регистр 3, элемент И 4, второй регистр 5, блок 6 сравнени  кодов, счетчик 7 импульсов. На чертеже показаны управл ющий вход 8 устройства , первьй 9 и второй 10 информаци - онные входы, и выход П устройства.
Устройство работает следующим образом ,
В исходном состо нии элемент И 4 закрыт нулевым потенциалом, присутствующим на входе 8., На выходе гене- ратора 1 присутствует нулевой потенциал регистр 5 и счетчик 7 обнулены На входах блока 6 присутствуют нулевые потенциалы, т,е. N , а на выходе блока 6 сформирован единичный потенциал (потенциал логической 1).
На информационных входах счетчика 7 по входу 9 установлен код N, соответствующий времени наработки регистра 3 на отказ. Регистр 3  вл етс  контролируемым регистром. На информационных входах регистра 5 по входу 10 установлен код N2 соответствующий исходному коду из комбинации контрольных кодов.
Пусть код в регистре 5 уменьшаетс  на единицу в момент по влени  фронта тактового импульса. На выходе регистра 5 формируетс  код N,- , а на выходе контролируемого регистра 3 - код N-, причем при условии равенства кодов N N на выходе блока 6 формируетс  единичный потенциал , в противном случае на выходе блока 6 присутствует нулевой потен- хХиал.
Запуск устройства осуществл етс  по входу 8, на который подаетс  единичный потенциал, а генератор 1 формирует импульс, по которому в счетчик 7 и регистр 5 соответственно ввод тс  коды N и N, На выходе счетчика 7 по вл ешьс  единичный потен72
циал, которьй открывает элемент И 4, При этом на выходе элемента И 4 формируетс  потенциал логической единицы , в момент по влени  фронта котороГО КОД В регистре 5 уменьшаетс  на единицу через врем  задержки, определ емое временем, переключени  регистра 5. На входе регистра 3 код по вл етс  через врем , определ емое блоком 2 задержки, а на выходе регистра 3 при его исправности по вл етс  код через врем , определ емое временем задержки блока 2 и переходными процессами в регистре 3. Код в регистре
3 также уменьшаетс  на единицу после изменени  кода в регистре 5.
В момент равенства кодов N N- при i, j 1 на выходе блока 6 по вл етс  единичный потенциал, причем
при , j 0, i 1, j 0 коды i N.- и на выходе блока 6 присутствует нулевой потенциал.
На выходе элемента И 4 по вл етс  фронт (i+l)-ro импульса, по которому значение кода в сче тчи1 е 7 уменьшаетс  на единицу, а код в регистре 5 уменьшаетс  на единицу, т,е, N,. ., i 2,
Коды на входах блока 6 в течение
времени, определ емого задержкой блока 2, не равны N.N-, i 2, j 1, что соответствует нахождению нулевых потенциалов, на выходах блока 6 и элемента PI 4,
При i 2, -j 2 коды N;. N и формируетс  (1+2)-й импульс на выходах блока 6 и элемента И 4, По фронту (i+2)-ro импульса осуществл етс - изменение кодов в регистре 5 и счет-.
чике 7 вьшеописанным образом до обнулени  счетчика 7 при нормальной работав контролируемого регистра 3.
Если на выходе контролируемого . регистра 3 по вл етс  искаженный
код, то при i j n коды N. т N:, на выходе блока 6 импульс не формируетс  и срываетс  генераци  импульсов след щей обратной св зи,
При этом из счетчика 7 на выход
11 поступает код ( n), который характеризует число недоработанных циклов регистра 3 на отказ,/

Claims (1)

  1. Формула изобретени 
    Устройство дл  обнар ужени  ощи- бок в кодах, содержащее генератор одиночного импульса, блок задержки, первый регистр, элемент И, выход Которого соединен с тактовым входом
    313
    второго регистра, выходы которого соединены с первыми входами блока сравнени  кодов, вькод которого соединен с первым входом элемента И, отличающеес  тем, что, с целью повьшени  надежности устройства , в негр введен счетчик импульсов , первый выход которого соединен со вторым входом элемента И, выход генератора одиночного импульса соединен с установочными входами счетчика импульсов и второго регистра, выходы которого через блок задержки соединены с входами первого регистра, вы74
    ходы которого соединены с вторыми входами блока сравнени  кодов, вход управлени  устройства подключен к входу генератора одиночного импульса,
    объединен с третьим входом элемента И, и  вл етс  входом управлени  устройства, информационные входы счетчика импульсов и второго регистра  вл ютс  соответственно первыми
    и вторыми информационными входами устройства, счетный вход счетчика импульсов подключен к выходу блока сравнени  кодов, а выход  вл етс  выходом устройства.
SU853910630A 1985-06-11 1985-06-11 Устройство дл обнаружени ошибок в кодах SU1312497A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853910630A SU1312497A1 (ru) 1985-06-11 1985-06-11 Устройство дл обнаружени ошибок в кодах

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853910630A SU1312497A1 (ru) 1985-06-11 1985-06-11 Устройство дл обнаружени ошибок в кодах

Publications (1)

Publication Number Publication Date
SU1312497A1 true SU1312497A1 (ru) 1987-05-23

Family

ID=21182651

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853910630A SU1312497A1 (ru) 1985-06-11 1985-06-11 Устройство дл обнаружени ошибок в кодах

Country Status (1)

Country Link
SU (1) SU1312497A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 640266, кл. G 01 R 31/28, 1977. Авторское свидетельство СССР 658510, кл. G 01 R 31/28, 1976. *

Similar Documents

Publication Publication Date Title
US4956807A (en) Watchdog timer
SU1312497A1 (ru) Устройство дл обнаружени ошибок в кодах
SU1221653A2 (ru) Пересчетное устройство с контролем
SU1649523A1 (ru) Счетчик с контролем
SU1247876A1 (ru) Сигнатурный анализатор
SU1378050A1 (ru) Пересчетное устройство с контролем
SU736138A1 (ru) Устройство дл индикации
SU1679504A1 (ru) Устройство дл проверки контактов клавиатуры
SU1377860A1 (ru) Устройство дл контрол сумматора
SU661809A1 (ru) Устройство дл контрол разр дного двоичного счетчика
SU1725388A1 (ru) Двоичное пересчетное устройство с контролем
SU1649547A1 (ru) Сигнатурный анализатор
SU824178A1 (ru) Генератор потоков случайных событий
SU966914A1 (ru) Двоичный счетчик с контролем ошибок
SU911530A1 (ru) Устройство дл контрол регистра сдвига
SU1548787A1 (ru) Устройство дл контрол счетчиков
SU1755283A1 (ru) Устройство дл имитации неисправностей
SU491130A1 (ru) Устройство дл контрол последовательно-соединенных счетчиков
SU1615880A1 (ru) Устройство дл контрол реверсивного двоичного счетчика
SU1043668A1 (ru) Устройство дл контрол счетчиков импульсов
SU1378052A1 (ru) Устройство дл контрол работоспособности счетчика
SU441532A1 (ru) Устройство дл обнаружени неисправностей в логических схемах
SU1277117A1 (ru) Устройство дл фиксации неустойчивых сбоев
SU361524A1 (ru) Распределитель импульсов
SU1336006A1 (ru) Сигнатурный анализатор