SU1378052A1

SU1378052A1 - Устройство дл контрол работоспособности счетчика

Info

Publication number: SU1378052A1
Application number: SU864117483A
Authority: SU
Inventors: Анатолий Кириллович Патраш; Анатолий Петрович Смирнов
Original assignee: Предприятие П/Я В-2445
Priority date: 1986-09-15
Filing date: 1986-09-15
Publication date: 1988-02-28

Abstract

Изобретение может быть использовано дл контрол суммирующих счетных схем. Цель изобретени - повьше- ние достоверности контрол . Устройство содержит элементы И 2...4, триггер 6 и элементы 8...10 задержки. Введение триггера 7, элемента И 5, элемента 11 сложени по модулю два, элементов ИЛИ 12 и 13 и образование новых функциональных св зей обеспечивает вы вление ситуации, когда несколько разр дов контролируемого счетчика функционируют как один. 1 ил.

Description

со оо о ел to

Изобретенное относитс к вычислительной и измерительной цифровой технике и может быть использовано дл контрол суммирующих счетных схем.

Целью изобретени вл етс повышение достоверности контрол .

Поставленна цель достигаетс за счет введени новых конструктивных признаков, обеспечивающих вы вление ситуации, когда несколько разр дов контролируемого счетчика функционируют кшс один.

На чертеже приведена схема устройства контрол .

На чертеже обозначено: контролируемый счетчик 1, разр ды 1.1-.3 контролируемого счетчика 1, первый- четвертый элементы И , первый,второй триггеры 6,7, первый - третий счетчик. менты 8-10 задержки, элемент 11 ело- Устройство работает следующим об- жени по модулю два, первый, второй разом.

элементы ИЛИ 12,13, входна шина 14, Перед началом работы счетчик 1, шина 15 установки перва , втора вы- триггеры 6,7 устанавливаютс в исходные шины 16,17, шина 18 потенциа- 25 ходное состо ние единичным импульсом ла логической единицы.

Инверсный выход триггера 6 соединен с первым входом элемента И 2, выход которого соединен с входом эле-

по шине 15. Первый единичный импульс с пр мого выхода первого разр да 1.1 счетчика 1 после прохождени через элемент И 2 поступает на вход элеменмента 8 задержки, входна шина 14 со-30 та 8 задержки. Первый триггер 6 перетовый вход триггера 7 соединен с входной шиной J4, информационный D-вход и тактовый вход триггера 6 соединены соответственно с шиной 18 потенциала логической единицы и с инверсньгм выходом разр да 1.1 счетчика 1, пр ной выход разр да 1,1 которого соединен с вторым входом элемента И 2, выход элемента 8 задержки соединен с вторым входом элемента И 5, инверсный выход триггера 7 соединен с выходной шиной 17.

В качестве счетчика 1 может быть использован как последовательньй та и синхронный двоичный счетчик.

На чертеже приведен в качестве примера последовательный двоичный

Перед началом работы счетчик 1, триггеры 6,7 устанавливаютс в исходное состо ние единичным импульсом

по шине 15. Первый единичный импульс с пр мого выхода первого разр да 1.1 счетчика 1 после прохождени через элемент И 2 поступает на вход элемен

водитс в единичное состо ние положительным фронтом импульса с инверсного выхода первого разр да 1.1 счетчика 1, запреща сигналом со своего

единена со счетным входом счетчика 1, пр мые выходы разр дов 3.1-1.3 кото-. рого соединены с входами элемента ИЗ, инверсный выход разр да 1,3 счетчика 1 соединен с первым входом элемен- инверсного выхода дальнейшее поступ- та И 4, второй вход и выход которого ление импульсов на элемент 8 задерж- соединены соответственно с выходом элемента 9 задержки и с выходной шиной 16, инверсный и пр мой выходы

40

триггера 7 соединена соответственно с третьим входом элемента И 4 и с первым входом элемента ИЛИ 12, выход и второй вход которого соединены соответственно с информационным D-BXO- дом триггера 7 и с выходом элемента 11 сложени по модулю два, первый вход которого соединен с выходом элемента И 3 и с первым входом элемента И 5,.выход которого соединен с вторым входом элемента 11 сложени по модулю два и с входом элемента 9 заде ржки выход которого соединен с входом элемента 10 задержки, выход которого соединен с первым входом элемента ИЛИ 13, второй вход которого соединен с шиной 15 установки, выход элемента ИЛИ J3 соединен с входами установки в ноль разр дов 1.1 1.3 счетчика 1 и триггеров 6,7, так-г

ки следуюш х импульсов с пр мого выхода первого разр да 1.1 счетчика 1

Величина задержки элемента 8 задержки должна быть не менее промежутка времени от момента срабатывани первого разр да 1.1 счетчика 1 от первого поступившего в цикл импульса до момента времени, когда все 45 разр ды исправно работающего счетчи ка 1 под действием входной последо вательности импульсов будут установлены в состо ние 1, но меньше периода работы счетчика 1. В этом случае импульс с выхода элемента 8 через элемент И 5 поступит на входы элементов 9,10 задержки. В элементе 9 задержки импульс задерживаетс

50

на врем 130 выбирающегос из услови

Т + П-г ,

где Т - период следовани выходных

импульсов; п - число триггеров в счетчике;

инверсного выхода дальнейшее поступ- ление импульсов на элемент 8 задерж-

ки следуюш х импульсов с пр мого выхода первого разр да 1.1 счетчика 1.

Величина задержки элемента 8 задержки должна быть не менее промежутка времени от момента срабатывани первого разр да 1.1 счетчика 1 от первого поступившего в цикл импульса до момента времени, когда все разр ды исправно работающего счетчи ка 1 под действием входной последо вательности импульсов будут установлены в состо ние 1, но меньше периода работы счетчика 1. В этом случае импульс с выхода элемента 8 через элемент И 5 поступит на входы элементов 9,10 задержки. В элементе 9 задержки импульс задерживаетс

на врем 130 выбирающегос из услови

Т + П-г ,

где Т - период следовани выходных

импульсов; п - число триггеров в счетчике;

t - врем перехода одного триггера из состо ни в состо ние О и необходимое дл перевода всех разр дов счетчика в нулевое состо ние п-м импульсом. Если на триггере 7 не было зафикг сировано ошибки, блокирующей прохождение после перевода последнего раз- р да 1.3 счетчика 1 в нулевое состо ние , импульс с выхода элемента 9 задержки проходит на выходную шину 16 устройства, сообща об исправной работе счетчика J.

Импульс с выхода элемента 9 задержки , задерживаемый в элементе 10 задержки на врем год,о которое удовлетвор ет условию Т, обеспечивает подготовку триггеров 6,7, счетчика 1 к следующему циклу работы схемы.

Очевидно, что только в случае правильной работы контролируемого счетчика 1 с триггера 7 будет вьщан сиг- нал разрешени , который пропустит сигнал , поступающий с выхода элемента 8 эгодержки, при этом выходы всех разр дов счетчика I совпадут по времени и будут вьщаны сигналом через эле- мент 9 задержки, который совпадет по времени с по влением разрешающего потенциала с инверсного выхода последнего разр да 1.3 счетчика 1, Цри по влении сигнала на выходе элемента И 3 и отсутствии сигнала на выходе элемента 8 задержки, т.е. в случае, когда р д разр дов счетчика 1 функционирует как один, на выходе элемен

та 11 по вл етс положительный сиг-

Claims

нал, который при поступлении следующего тактового импульса по шине 14 переводит триггер 7 в единичное состо ние . При этом блокируетс эле- мент И 4 и выдаетс сигнал ошибки по шине 17. Формула изобретени

Устройство дл контрол работо- сцособности счет ика, содержащее .входную шину, три элемента задержки, , три элемента И, первьй триггер, ин

5

0

5 g

5

0

с

0

версный выход которого соединен с первым входом первого элемента И,выход которого соединен с входом первого элемента задержки, входна шина соединена с первым выходом, входы соединены с входами второго элемента И, первый дополнительный вход соединен с первым входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом второго элемента задержки и с первой выходной шиной, отличающеес тем, что, с целью повьшени достоверности контрол , в него введены четвертый элемент И, два элемента ИЛИ, шина установки, элемент сложени по модулю два и второй триггер, инверсный и пр мой выходы которого соединены соответственно с третьим входом третьего элемента И и с первым входом первого элемента ИЛИ, выход и . второй вход которого соединены соответственно с информационным D-BXO- дом второго триггера и с выходом элемента сложени по модулю два, первый вход которого соединен с выходом второго элемента И и с первым входом четвертого элемента И, выход которого соединен с вторьм входом элемента сложени по модулю два и с входом второго элемента задержки, выход ко-- торого соединен с входом третьего элемента задержки, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с шиной установки, выход второго элемента ИЛИ соединен с вторым выходом и входами установки в О первого и второго триггеров, тактовьм .вход последнего из которых соединен с входной щиной, информационный D- вход и тактовый вход первого триггера соединены соответственно с шиной потенциала логической единицы и с вторым дополнительным входом, один из входов соединен с вторым входом первого элемента И, выход первого элемента задержки соединен с вторым входом четвертого элемента И, инверсный выход второго триггера соединен с второй выходной шиной.