SU441532A1 - Устройство дл обнаружени неисправностей в логических схемах - Google Patents
Устройство дл обнаружени неисправностей в логических схемахInfo
- Publication number
- SU441532A1 SU441532A1 SU1696009A SU1696009A SU441532A1 SU 441532 A1 SU441532 A1 SU 441532A1 SU 1696009 A SU1696009 A SU 1696009A SU 1696009 A SU1696009 A SU 1696009A SU 441532 A1 SU441532 A1 SU 441532A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- blocks
- monitored
- block
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
1
Изобретение относитс к области контрольно-измерительной техники и может оыть использовано дл проверки сложных логических схем.
Известно устройство дл обнаружени неисправностей в сложных логических схемах, содержащее счетчик (сдвигающий регистр максимальной длины), эталонный и контролируемый Ьлоки, схему сравнени , олок индикации и блок селекции. Выходы счетчика соединены с соответсгьующими входами эч алойного и контролируемого блоков и с входами блока селекции. Ьыходы эталонного и контролируемого блоков подключены к входам схемы сравнени , выходы которой так же, как и выходы блока селекции, соединены с входами блока индикации.
Однако такое устройство не может производить проверку последовательных логических схем, преимущественно примен емых в устройствах дискретной автоматики, так как осуществл ет проверку только комбинационных схем с древовидной структурой. Кроме того, дл локализации места неисправности различных логических схем требуютс различные блоки селекции.
Цель изобретени - расширение области применени .
Это достигаетс тем, что в предлагаемое устройство введен генератор управл ющих
сигналов, тактовые выходы которого подключены к управл ющим входам эталонного и контролируемого блоков, к соответствующим входам схемы сравнени , олоков индикации и регистрации и к счетнолху входу счетчика, выход установки нул генератора унравл ющих сигналов соединен с соответствующими входами счетчика, Олока регистрации, эталонноIo и контролируемого олоков, а его входы - с выходами схемы сравнени .
Сущность изооретеии заключаетс в одновременном тактировании контролируемого и эталонного блоков и в соответствующем носледователь}1ом тактировании других блоков устройства в зависимое и от результата сравнени огвегных реакции контролируемого и эталонного блоков.
На чертеже показана блок-схема устройства (группы св зей, имеющие одинаковое функщюнальное назначение, изобрал ены одной линией).
Выход каждого разр да счетчика 1 соединен с одноименными входами контролируемого 2 и эталонного 3 блоков (аналогичных по структуре). Выходы контролируемого и эталонного блоков подключены к соответствующим входам схемы 4 сравнени , выходы которой св заны с входами генератора 5 управл ющих сигналов, блока 6 индикации и с одной группой информационных входов блока 7 регистрации. Две другие группы информационных входов блока 7 подключены к входам и выходам контролируемого блока 2. Выход сигнала установки «О генератора 5 соединен с соответствуюш.ими одноименными входами счетчика 1, блоков 2 и 3 и блока 7 регистрации . Выходы тактовых сигналов контрол генератора 5 подключены к управл ющим входам блоков 2 и 3; выходы тактовых сигналов опроса (запрета) соединены с одноименными входами схемы 4 сравнени и блока 6 индикации; выход тактовых сигналов установки контрольных наборов подключен к счетному входу счетчика 1, а выход тактовых сигналов записи к входу блока 7 регистрации. Устройство дл обнаружени неиснравиостей работает следуюндим образом. При включении устройства сигналом установки «О с генератора 5 устанавливаютс в исходные состо ни счетчик 1, блоки 2, 3 и 7, затем при помощи тактовых сигналов с генератора 5 осуществл етс циклическа проверка контролируемого блока. В начале каждого цикла тактовым сигналом запрета с генератора 5 блокируетс схема 4 сравнени , на ее выходах при этом отсутствуют сигналы рассогласовани , а блок 6 индикации устанавливаетс в исходное положение «Исправно. Следующим тактовым сигналом установки контрольных наборов с генератора 5 счетчик 1 переводитс в положение , определ ющее контрольный набор на информационных входах контролируемого и эталонного блоков. Далее тактовым сигналом опроса схема 4 сравнени разблокируетс , затем сигналами генератора 5 (из числа тактовых сигналов контрол ) осуществл етс тактирование контролируемого и эталонного блоков . Если контролируемый блок 2 исправен, то на его выходах и таких же выходах блока 3 сигналы идентичны. В этом случае на выходах схемы 4 сравнени сигналы рассогласовани отсутствуют, и блок 6 индикации остаетс в положении «Исправно. Вследствие отсутстви сигнала рассогласовани тактовый сигнал записи генератором 5 не формируетс , и блок 7 регистрации не срабатывает, но формируетс сигнал запрета, который переводит устройство в состо ние дл повторени цикла с новым контрольным набором. Если блок 2 неисправен, сигналы на одном из его выходов не совпадают с сигналами на таком же выходе блока 3. Тогда на выходе схемы 4 сравнени после тактового сигнала опроса возникает сигнал рассогласовани , которым блок 6 индикации переводитс в положение , указывающее на каком выходе блока 2 обнаружена неисправность. Сигналом рассогласовани с выхода схемы сравнени формируетс тактовый сигнал записи в генераторе 5. При этом блок 7 фиксирует (например, на перфоленте) контрольный набор и выходные сигналы блока 2, а также номер выхода, на котором-,.обнаружена неисправность. Затем перфолента перемещаетс , а генератор 5 сигналом запрета переводит устройство в состо ние дл повторени цикла с новым контрольным набором. Далее работа устройства продолжаетс до тех пор, пока все комбинации контрольных наборов на входах контролируемого (эталонного) блока не будут исчерпаны. При этом число наборов равно 2, где п - число входов контролируемого (эталонного) блока. В зависимости от характера неисправности рассогласование возможно как по одному, так и по нескольким выходам контролируемого блока 2, причем неисправность может быть обнаружена как в одном, так и в нескольких циклах проверки. Име регистрационный документ (например, перфоленту) с контрольными наборами, выходными сигналами контролируемого блока и номерами выходов последнего , на которых обнаружена неисправность , и, анализиру этот документ, можно локализовать место неиснравности с точностью до отказавшего элемента в контролируемом блоке. Такой анализ производитс , например, на ЦВМ, в которую предварительно вводитс соответствующий алгоритм поиска отказавшего элемента в контролируемом блоке. Генератор управл ющих сигналов имеет некоторое число тактовых сигналов контрол с различны.ми параметрами, обеспечивающими проверку логических схем всех типов, которые могут входить в состав конкретного комплекса аппаратуры. Максимально возможное число входов и выходов контролируемого (эталонного) блока определ ет максимально необходимое число входов и выходов блоков устройства. Предмет изобретени Устройство дл обнаружени неисиравностей в логических схемах, содержащее счетчик, выходы которого соединены с блоком регистрации , эталонным блоком и контролируемым блоком, соединенным своими выходами с соответствующими входами блока регистрации и схемы сравнени , вторые входы которой подключены к выходам эталонного блока, а выходы - к блокам индикации и регистрации, отличающеес тем, что, с целью расширени области применени , в него введен генератор управл ющих сигналов, тактовые выходы которого подключены к управл ющим входам эталонного и контролируемого блоков, к соответствующим входам схемы сравнени , блоков индикации и регистрации и к счетному входу счетчика, выход установки нул генератора управл ющих сигналов соединен с соответствующими входами счетчика, блока регистрации, эталонного и контролируемого блоков, а его входы - с выходами схемы сравнени .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1696009A SU441532A1 (ru) | 1971-09-13 | 1971-09-13 | Устройство дл обнаружени неисправностей в логических схемах |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1696009A SU441532A1 (ru) | 1971-09-13 | 1971-09-13 | Устройство дл обнаружени неисправностей в логических схемах |
Publications (1)
Publication Number | Publication Date |
---|---|
SU441532A1 true SU441532A1 (ru) | 1974-08-30 |
Family
ID=20487523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1696009A SU441532A1 (ru) | 1971-09-13 | 1971-09-13 | Устройство дл обнаружени неисправностей в логических схемах |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU441532A1 (ru) |
-
1971
- 1971-09-13 SU SU1696009A patent/SU441532A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4139147A (en) | Asynchronous digital circuit testing and diagnosing system | |
US5610925A (en) | Failure analyzer for semiconductor tester | |
Usas | A totally self-checking checker design for the detection of errors in periodic signals | |
SU441532A1 (ru) | Устройство дл обнаружени неисправностей в логических схемах | |
US3046523A (en) | Counter checking circuit | |
US3056108A (en) | Error check circuit | |
US3117219A (en) | Electrical circuit operation monitoring apparatus | |
SU656076A1 (ru) | Устройство дл поиска неисправностей в дискретных объектах | |
SU1709321A2 (ru) | Устройство дл контрол устойчивости функционировани программ | |
SU728134A1 (ru) | Устройство дл контрол логических схем | |
SU1325417A1 (ru) | Устройство дл контрол | |
SU562783A1 (ru) | Устройство контрол и диагностики цифровых схем | |
SU473180A1 (ru) | Устройство дл проверки схем сравнени | |
SU903886A1 (ru) | Устройство дл обнаружени ошибок в блоках контрол процессора | |
SU484521A1 (ru) | Устройство дл обнаружени ошибок в цифровых автоматах | |
SU1160414A1 (ru) | Устройство дл контрол логических блоков | |
SU1656540A1 (ru) | Устройство дл тестировани цифровых блоков | |
SU955072A1 (ru) | Устройство дл проверки функционировани логических схем | |
SU970283A1 (ru) | Устройство дл поиска неисправностей в логических узлах | |
SU858210A1 (ru) | Многоканальный анализатор логических состо ний | |
SU781816A1 (ru) | Устройство дл поиска кратных неисправностей в однотипных логических блоках | |
SU1725221A1 (ru) | Устройство дл обработки реакции логических блоков | |
SU1711209A1 (ru) | Устройство дл определени параметров технического обслуживани издели | |
SU607218A1 (ru) | Устройство дл контрол цифровых блоков | |
SU548862A1 (ru) | Устройство дл диагностики неисправностей в логических схемах |