SU484521A1 - Устройство дл обнаружени ошибок в цифровых автоматах - Google Patents

Устройство дл обнаружени ошибок в цифровых автоматах

Info

Publication number
SU484521A1
SU484521A1 SU1911047A SU1911047A SU484521A1 SU 484521 A1 SU484521 A1 SU 484521A1 SU 1911047 A SU1911047 A SU 1911047A SU 1911047 A SU1911047 A SU 1911047A SU 484521 A1 SU484521 A1 SU 484521A1
Authority
SU
USSR - Soviet Union
Prior art keywords
circuit
control
output
bits
inputs
Prior art date
Application number
SU1911047A
Other languages
English (en)
Inventor
Алексей Сергеевич Галуза
Вилен Петрович Распутный
Юрий Иванович Шутилин
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU1911047A priority Critical patent/SU484521A1/ru
Application granted granted Critical
Publication of SU484521A1 publication Critical patent/SU484521A1/ru

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

1
Изобретение относитс  к области вычислительной техники и может быть использовано дл  контрол  исправности цифровых схем или как составиа  часть схемы .поиска неисправности .
Известны устройства, определ ющие исправность коитролируемого автомата по его выходной информации, обусловленной контрольным тестом, -программой работы и исправностью контролируемого автомата.
Недостатками известных устройств  вл етс  значительный расход оборудовани  на каждый контролируемый разр д, что снижает надежность как самого контрольного оборудовани , так и всего устройства в целом, невозможность обнаружени  конкретного контрольного кода, результат прохождени  которого оказалс  неправильным, что серьезно ограничивает диагностирование неисправностей .
Цель изобретени  заключаетс  в сокращении контрольного оборудовани  и повышении достоверности контрол .
Сущность изобретени  заключаетс  в том, что устройство содержит схемы анализа совнадени  значений сигналов по числу, не превышающему половины числа разр дов цифрового автомата, входы каждой из которых соединены с соответствующими шинами групп разр дов цифрового автомата, и схему
формировани  результата контрол , входы которой подключены к первым выходам схем анализа совиадени  значений сигналов, выход - ко второму входу схемы вывода результата контрол .
Устройство также содержит схему исключени  запрещенных кодов, входы которой соединены соответственно со вторыми выходами схем анализа совпадени  значений сигиалов , выход подключен к управл ющему входу схемы формировани  результата контрол . Предлагаемое устройство, блок-схема которого представлена на чертеже, содержит схемы анализа 1 совпадени  зиачени  сигналов, например схемы эквивалентности, схему 2 формировани  результата контрол , схему 3 исключени  запрещенных кодов, например
схему «ИЛИ, схему 4 вывода результата контрол , например схему «И, входы 5, 6 и выход 7 устройства.
Схемы 1 объединены по входам - с выбранными в соответствии с контрольными тестами разр дами выходов контролируемого автомата , по первому выходу - со схемой 2, по второму выходу - со схемой 3.
Схема 3 предназначена дл  исключени  из числа правильных нулевого значени  результата контролируемого устройства, но входам
соединена со вторыми выходами Схемы 1,апо выходу- со входом схемы 2.
Схема 2 предназначена дл  анализа совиадени  значений выходов схемы 1 и схемы 3 и соединена по выходу со входом схемы 4.
Схема 4 иредназлачена дл  формирова-ни  и выдачи сигнала исиравности но результатам анализа входной {дл  схемы контрол ) информации и ири наличии иризиака контрольного кода и нодключена но входам к шине 5 нризнака контрольного кода и выходу схемы 2.
Дл  проверки исправности контролируемого автомата на его вход от внешнего или внутреннего имитатора (на чертеже не ноказан ) постунают контрольные тесты, в результате обработки которых контролируемый автомат выдает контрольные коды. Содержание контрольных кодов зависит от контрольных тестов, аггоритма их обработки и исиравности автомата.
Устройство провер ет правильность контрольных кодов и формирует сигнал исправности при их соответствии размешенным контрольным кодам.
Выходы контролируемого автомата по группам подключены ко входам 6. Количество этих схем (т) и количество выходов контролируемого автомата, подключаемых к каждой схеме, определ етс  длиной (п) и составом контрольных кодов, причем т - .
На первом выходе схемы 1 наличие сигнала зависит от совпадени  значений сигналов («О или «1) на всех входах этой схемы . На втором выходе наличие сигнала зависит от совпадени  на всех входах этой схемы только определенных значений сигналов («О или «1).
Формирование сигналов на втором выходе затрат оборудовани  не требует, так как этот сигнал  вл етс  промежуточным при выработке сигнала эквивалентности.
При совпадении значений сигналов на всех входах схемы 2 (все нули или все единицы) и наличии признака контрольного теста на выходе схемы 4 формируетс  сигнал правильного прохождени  контрольного теста.
Дл  работы устройства накладываютс  дополнительные требовани  к имитируемым контрольным тестам. Контрольные тесты должны формироватьс  таким образом, чтобы ири правильной их обработке контролируемым автоматом на его выходе получались бы контрольные коды, удовлетвор ющие одному из следующих требований:
1)логическое значение разр дов в пределах каждой группы должно совпадать;
2)логическое значение всех разр дов кода должно быть равно «1 за исключением любого одного разр да в каждой группе, значение которого должно быть равно «О.
Далее работа устройства рассматриваетс  на примере проверки 8-разр дного кода.
Разделим выходные ) ды контролируемого устройства на группы следующим образом:
группа 1 - разр ды 1, 3, 6; группа 2 - разр ды 2, 5 и 7;
группа 3 - разр ды 4 и 8. Кажда  группа разр дов соедин етс  со входами одной из схем 1.
В результате прохождени  через контролируемое устройство контрольные тесты на его выходе могут принимать одно из следующих значений:
31 10100100
32 01001010 ЭЗ 00010001
34 11101110
35 10110101
36 01011011
37 11111111
Э8 00000000.
Коды Э1-Э8 удовлетвор ют первому требованию к контрольным кодам. Кроме этого, возможны коды, удовлетвор ющие второму требованию, например:
Э9 00101111 Э10 11010100.
При поступлении на вход устройства кода, равного любому из вышеуказанных Э1-Э7,
на всех входах схемы 2 будут единицы и на ее выходе сформируетс  сигнал.
При поступлении кода Э8 (нулевого) на одном входе схемы 2, соединенном, например , с выходом схемы «ИЛП 3, сигнала не
будет, на всех остальных входах будут единицы , поэтому выходной сигнал схемой 2 не сформируетс . Примен   более сложную схему 3 исключени  запрещенных кодов, .можно из числа неречисленных контрольных кодов
исключить любые. Если в контролируемом автомате предусмотрено формирование и нулевого результата, то схема «ИЛИ не устанавливаетс .
При ноступлении кодов Э9, Э10 или аналогичных им на всех входах схемы 2 будут нулевые сигналы, т. е. эквивалентные между собой, поэтому выходной сигнал сформируетс . Данна  схема при нрохождении одного
контрольного теста может не обнаружить группового искажени  контрольного кода, так как в результате искажени  может получитьс  другой разрешенный контрольный код. Но при последовательной обработке
контролируемым автоматом набора тестов (с формированием результата в виде, например , кодов Э1, Э2, ЭЗ, Э9, Э10) любые неиснравности, привод щие к инвертированию сигналов, а также вли ние разр дов
друг на друга обнаруживаютс . Кодами Э9 и Э10 обнаруживаетс  вли ние разр дов на соседние (например, замыкание, наводки) в нределах одной группы разр дов и неисправности , привод щие к инвертированию всех
разр дов одной или нескольких групп.
Например, если в контролируемом автомате замыкают между собой первый и третий разр ды, то вместо кода 39 00101111 сформируетс  код 10101111. В этом случае по первой группе разр дов (разр ды 1, 3 и 6) сигнал эквивалентности сформируетс , по остальиым группам разр дов - нет. Это приводит к тому, что иа входах схемы 2 сигналы неодинаковы и выходной сигнал сформирован не будет.
Кодами Э1-Э7 обнаруживаютс  все одиночные искажени  контрольных кодов и групповые, кроме искажений одного знака разр дов всей группы. Например, в результате неисправности не выдаютс  первый и второй разр ды, то вместо кода Э1 -10100100 сформируетс  код 00100100, что приведет к тому, что по первой группе разр дов сигнал эквивалентности отсутствует, по второй и третьей группам.-имеютс  и выходной сигнал сформирован не будет.
Дл  исключени  «одов вида Э9 и Э10 из числа разрешенных (там, где замыкалие разр дов между собой мало1веро тно) достаточно установить схему «И дл  выполнени  функции схемы 2.
Выходной сигнал устройства «е зависит от предыдущих кодов, поступавших на вход, а соответствует правильности входного кода в данный момент, т. е. выходной код контролируемого автомата дополн етс  сигналом исправности , если но соответствует разрешенному контрольному коду. ЕСЛИ в результате обработки контрольного теста формируетс  несколько следуюш,их друг за другом слов.
то искаженные слова сигналом исправности дополнены не будут. Это дает воЗМОжность на дополнительной схеме зафиксировать номер теста, номер слова, выходной код контролируемого автомата, что  вл етс  исходными данными дл  определени  места неисправности .
Предмет изобретени 

Claims (2)

1.Устройство дл  обнаружени  ошибок в цифровых автоматах, содержащее схему вывода результата контрол , первый вход и выход которой соединены соответственно с
управл ющим входом и с выходом устройства , отличаюшеес  тем, что, с целью сокращени  контрольного оборудовани , оно содержит схемы анализа совпадени  значений сигналов по числу, не превышающему
половины числа разр дов цифрового автомата , входы каждой из которых соединены с соответствующими щинами групп разр дов цифрового автомата, и схему формировани  результата контрол , входы которой подключены к первым выходам схем анализа совпадени  значений сигналов, выход - ко iBTopoму входу схемы вывода результата контрол .
2.Устройство по п. 1, отличающеес  тем, что, с целью повышени  достоверности
контрол , оно содержит схему исключени  запрещенных кодов, входы которой соединены соответственно со вторыми выходами схем анализа совпадени  значений сигналов, выход подключен к управл ющему входу
схемы формировани  результата контрол .
SU1911047A 1973-04-24 1973-04-24 Устройство дл обнаружени ошибок в цифровых автоматах SU484521A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1911047A SU484521A1 (ru) 1973-04-24 1973-04-24 Устройство дл обнаружени ошибок в цифровых автоматах

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1911047A SU484521A1 (ru) 1973-04-24 1973-04-24 Устройство дл обнаружени ошибок в цифровых автоматах

Publications (1)

Publication Number Publication Date
SU484521A1 true SU484521A1 (ru) 1975-09-15

Family

ID=20550490

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1911047A SU484521A1 (ru) 1973-04-24 1973-04-24 Устройство дл обнаружени ошибок в цифровых автоматах

Country Status (1)

Country Link
SU (1) SU484521A1 (ru)

Similar Documents

Publication Publication Date Title
EP0006328B2 (en) System using integrated circuit chips with provision for error detection
US3573751A (en) Fault isolation system for modularized electronic equipment
FR1604463A (ru)
US3911261A (en) Parity prediction and checking network
JPS63200249A (ja) 情報処理装置
US4224681A (en) Parity processing in arithmetic operations
SU484521A1 (ru) Устройство дл обнаружени ошибок в цифровых автоматах
US4213188A (en) Apparatus for detecting and correcting errors in arithmetic processing of data represented in the numerical system of residual classes
US3056108A (en) Error check circuit
US6027243A (en) Parity check circuit
SU533894A1 (ru) Устройство дл нахождени кратных неисправностей в схемах цвм
JPS63200250A (ja) キヤツシユ記憶装置の擬似障害発生方式
SU441532A1 (ru) Устройство дл обнаружени неисправностей в логических схемах
SU1072050A1 (ru) Устройство дл контрол блоков обнаружени и коррекции ошибок,работающих с кодом Хэмминга
SU1709321A2 (ru) Устройство дл контрол устойчивости функционировани программ
SU1040526A1 (ru) Запоминающее устройство с самоконтролем
RU2029986C1 (ru) Устройство для контроля
SU1244727A1 (ru) Устройство дл контрол полупроводниковой оперативной пам ти
SU562783A1 (ru) Устройство контрол и диагностики цифровых схем
SU951313A1 (ru) Устройство дл контрол цифровых объектов
SU934476A1 (ru) Устройство дл контрол и диагностики электронных блоков
SU1265993A1 (ru) Распределитель импульсов с контролем
JP2752929B2 (ja) プログラム暴走検出装置および暴走検出方法
SU1427576A1 (ru) Устройство дл контрол кодов Хэмминга
SU797078A1 (ru) Устройство дл счета импульсов