SU1709321A2 - Устройство дл контрол устойчивости функционировани программ - Google Patents

Устройство дл контрол устойчивости функционировани программ Download PDF

Info

Publication number
SU1709321A2
SU1709321A2 SU904779922A SU4779922A SU1709321A2 SU 1709321 A2 SU1709321 A2 SU 1709321A2 SU 904779922 A SU904779922 A SU 904779922A SU 4779922 A SU4779922 A SU 4779922A SU 1709321 A2 SU1709321 A2 SU 1709321A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
stability
output
time interval
group
Prior art date
Application number
SU904779922A
Other languages
English (en)
Inventor
Валентин Алексеевич Романюк
Владимир Борисович Приданцев
Александр Валерьевич Золотухин
Original Assignee
Войсковая Часть 32103
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 32103 filed Critical Войсковая Часть 32103
Priority to SU904779922A priority Critical patent/SU1709321A2/ru
Application granted granted Critical
Publication of SU1709321A2 publication Critical patent/SU1709321A2/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение относитс  к вычислительной технике, может быть использовано при проверке устойчивости функционировани  программ специализированных ЦВМ, имеющих средства программно-аппаратной защиты информации и вычислительного процесса, и  вл етс  усовершенствованием2изобретени  по авт. св. № 1256033. Цель изобретени  - расширение функциональных возможностей устройства за счет обеспечени  контрол  устойчивости функционировани  программ в течение требуемого интервала времени. Устройство содержит первый и второй генераторы псевдослучайных чисел, элемент ИЛ И, первый - третий элементы И, счетчик выданных сбоев, счетчик сигналов восстановлени , первую и вторую группы элементов И, регистры, блок индикации, первую и вторую схемы сравнени , вход начальной установки, вход начала восстановлени , группу входов задани  длительности интервала времени, группу выходов. Устройство позвол ет оценить устойчивость функционировани  программы на заданном интервале времени [О, т]. 1 ил.(ЛС

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  проверки устойчивости функционировани  программ специализированных ЦВМ, имеющих средства программно-аппаратной защиты информации и вычислительного процесса,  вл етс  усовершенствованием изобретени  по авт. св. № 1256033.
Цель изобретени  - расширение функциональных возможностей устройства за счет обеспечени  контрол  устойчивости функционировани  программ в течение требуемого интервала времени.
На чертеже изображена функциональна  схема устройства.
Устройство дл  контрол  устойчивости функционировани  программ содержит генераторы 1 и 2 псевдослучайных чисел, регистр 3, схему 4 сравнени , элемент ИЛИ 5, элемент И 6, счетчик 7 выданных сбоев, элемент 8, счетчик 9 сигналов восстановлени , первую 10 и вторую 11 группы элементов И, регистр 12, схему 13 сравнени , блок 14 индикации, элемент И 15.
Устройство работает следующим образом .
Сигнал поступающий с входа 16 устройства , устанавливает счетчики 7 и 9 в нулевое состо ние. Этот же сигнал подаетс  на вход генераторов 1 и 2. При этом с генератора 1 выдаютс  случайные коды с заданной интенсивностью . В зависимости оттого, какие именно спецификации на устойчивость программ контролируютс , сформированный
случайный код подаетс  либо на буферный регистр канала СЦВМ, чем вызываетс  искажение исходной информации программ, либо на регистры арифметического устройства СЦВМ, чем вызываетс  искажение внутренней информации программ и сбои выполнени  команд программ, либо на буферный регистр блоков пам ти программ, чем вызываютс  искажени  кода вычислительного процесса. При этом одновременно с кодами сбоев, поступающими с генератора 1, с генератора 2 выдаютс  с такой же интенсивностью, как и с генератора 1, случайные числа, которые определ ют моменты возникновени  соответствующих сбоев. Эти величины поступают на схему 4 сравнени , на второй вход которой поступает изу регистра 3 величина t - длительность временного интервала, на котором оцениваетс  устойчивость программ. Перед началом работы величина t заноситс  в регистр 3. В случае, если момент возникновени  сбо  находитс  в пределах длительности t, т. е. € 0. . ГО на выходе схемы 4 сравнени  по вл етс  разрешающий сигнал. В противном случае, когда t, на выходе схемы 4 сравнени  по вл етс  запрещающий сигнал и данный сбой не фиксируетс .
Сбои и ошибки, которые возникают в течение интервала О, t, фиксируютс  либо программно-аппаратными средствами контрол , при этом производитс  восстановление информации и вычислительного процесса и выдаетс  сигнал восстановлени , либо они проход т незамеченными, сигнал восстановлени  не формируетс  и на выходе программы СЦВМ получаетс  неправильный результат. В качестве спецификации на устойчивость используетс  веро тность Р того, что при воздействии сбо  определенного типа программа обнаружит сбой, восстановитс  и выдаст правильный результат.
Таким образом, дл  контрол  устойчивости функционировани  программ СЦВМ необходимо сформировать определенное количество сбоев S в течение интервала времени t, подсчитать число сигналов восстановлени  V на этом интервале и вычислить оценку устойчивости .
При Р Р программа  вл етс  устойчивой , иначе программа  вл етс  неустойчивой и нуждаетс  в доработке.
Техническа  реализаци  данного подхода состоит в следующем. Параллельно с выдачей на СЦВМ случайный код сбо  поступает через элемент ИЛИ 5 и через И 6, на второй вход которого в случае | 6 О, t
поступает разрешающий сигнал. С выхода элемента И 6 сигнал поступает на счетный вход счетчика 7 выданных сбоев и увеличивает его состо ние на 1. Счетчики 7 и 9 представл ют собой асинхронные двоичные суммирующие счетчики.
При обнаружении и обработке искаженной информации при повторном исполнении защищенного участка программы при сбое СЦВМ вырабатываетс  сигнал восстановлени , который выдаетс  на вход устройства . С входа устройства данный сигнал поступает на счетный вход счетчика 9 сигналов восстановлени  и увеличивает его состо ние на 1. При выдаче определенного числа сбоев разр ды счетчика 7 выданных сбоев устанавливаютс  в единичное состо ние . Информаци  данных разр дов поступает на входы элемента И 8, вследствие чего на его выходе формируетс  сигнал Остановка контрол . Данный сигнал поступает на входы генераторов 1 и 2, которые при этом прекращают формировать случайные числа. Этот же сигнал поступает на разрешающие входы групп 10 и 11 элементов И. Через группы 10 и 11 элементов И состо ни  счетчиков 7 и 9 записываютс  в соответствующие разр ды регистра 12, в (1-В/2)-й разр ды записываетс  состо ние счетчика 7 (перва  половина регистра), а в (К/2+1-Р)-й разр ды (втора  половина регистра) записываетс  состо ние,счетчика 9. Сформированные значени  разр дов поступают на вход схемы 13 сравнени . Сигналы совпадений или несовпадени  с выходов схемы 13 сравнени  поступают на вход блока 14 индикации дл  информировани  о степени устойчивости функционировани  программ СЦВМ.
Таким образом, устройство позвол ет расширить возможности контрол  устойчивости функционировани  программ за счет обеспечени  контрол  устойчивости функционировани  программ в течение требуемого интервала времени О, t.

Claims (1)

  1. Формула изобретени  Устройство дл  контрол  устойчивости функционировани  программ по авт. св. NS 1256033, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства путем обеспечени  контрол  устойчивости функционировани  программ в течение требуемого интервала времени, в него введены второй генератор псевдослучайных чисел, втора  схема сравнени , второй и третий элементы И, причем вход останова второго генератора псевдослучайных чисел соединен с выходом первого элемента И, вход начальной установки
    подключен к входу начальной установки устройства , группа выходов - к первой группе входов второй схемы сравнени , втора  группа входов которой соединена с группой входов задани  длительности интервала времени устройства, выход второй схемы сравнени  соединен с первым входом второго элемента И, второй вход которого соединен с выходом элемента ИЛИ, выход второго элемента И - со счетным входом счетчика выданных сбоев и с первым входом третьего элемента И, второй вход которого подключен к входу начала восстановлени  устройства, выход третьего элемента И соединен со счетным входом счетчика сигналов восстановлени .
SU904779922A 1990-01-08 1990-01-08 Устройство дл контрол устойчивости функционировани программ SU1709321A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904779922A SU1709321A2 (ru) 1990-01-08 1990-01-08 Устройство дл контрол устойчивости функционировани программ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904779922A SU1709321A2 (ru) 1990-01-08 1990-01-08 Устройство дл контрол устойчивости функционировани программ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1256033 Addition

Publications (1)

Publication Number Publication Date
SU1709321A2 true SU1709321A2 (ru) 1992-01-30

Family

ID=21490317

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904779922A SU1709321A2 (ru) 1990-01-08 1990-01-08 Устройство дл контрол устойчивости функционировани программ

Country Status (1)

Country Link
SU (1) SU1709321A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1256033.кл. G 06 F11/30, 1985. *

Similar Documents

Publication Publication Date Title
EP0006328B2 (en) System using integrated circuit chips with provision for error detection
US5276690A (en) Apparatus utilizing dual compare logic for self checking of functional redundancy check (FRC) logic
US5081626A (en) System for detection and location of events
JPH07129426A (ja) 障害処理方式
US5440604A (en) Counter malfunction detection using prior, current and predicted parity
SU1709321A2 (ru) Устройство дл контрол устойчивости функционировани программ
US4852095A (en) Error detection circuit
JPS6227831A (ja) 演算器チエツク回路
SU903886A1 (ru) Устройство дл обнаружени ошибок в блоках контрол процессора
SU1256033A1 (ru) Устройство дл контрол устойчивости функционировани программ
JP7375903B2 (ja) 異常検出回路及び異常検出方法
SU441532A1 (ru) Устройство дл обнаружени неисправностей в логических схемах
SU1325417A1 (ru) Устройство дл контрол
SU484521A1 (ru) Устройство дл обнаружени ошибок в цифровых автоматах
SU1437869A2 (ru) Устройство дл контрол устойчивости функционировани программ
JPS6027423B2 (ja) 擬似間欠誤り検査符号発生装置
SU896597A1 (ru) Устройство дл св зи объектов контрол с системой контрол
SU1072050A1 (ru) Устройство дл контрол блоков обнаружени и коррекции ошибок,работающих с кодом Хэмминга
RU2050588C1 (ru) Способ контроля и отладки программ реального времени и устройство для его осуществления
SU551646A1 (ru) Устройство дл контрол сумматора
SU1341665A1 (ru) Устройство дл контрол ресурса технической системы
EP0473806A1 (en) Apparatus and method for error detection and fault isolation
JP2606160B2 (ja) パリティチェック回路の故障検出方式
SU955072A1 (ru) Устройство дл проверки функционировани логических схем
SU706845A1 (ru) Устройство дл сравнени кодов