JP7375903B2

JP7375903B2 - 異常検出回路及び異常検出方法

Info

Publication number: JP7375903B2
Application number: JP2022502705A
Authority: JP
Inventors: 直彦下山
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2020-02-27
Filing date: 2020-02-27
Publication date: 2023-11-08
Anticipated expiration: 2040-02-27
Also published as: US20220342665A1; CN114830093A; WO2021171472A1; JPWO2021171472A1

Description

本発明は、ＣＰＵの異常を検出する異常検出回路及び異常検出方法に関する。

ＣＰＵの異常を検出する異常検出回路としてウォッチドッグタイマが知られている。ウォッチドッグタイマは、ＣＰＵによってカウントがリセットされることなく、カウント値が設定されたタイムアウト値に到達した場合にＣＰＵの異常を検出する。

ＣＰＵによるカウンタのリセットに際し、鍵値を使用することが提案されている（例えば、特許文献１、２参照）。特許文献１では、リセットに使用した鍵値の値に対して演算処理を行った値を、次に使用する鍵値として使用する。また、特許文献２では、カウンタのカウント値を次に使用する鍵値として使用する。

特開平０１－１４７６４３号公報特開平１１－３０６０４７号公報

しかしながら、特許文献１では、プログラムシーケンスを監視する機能として論理的監視を行う機能は満たすが、鍵となる値は一定周期を持つ繰り返し値であり、前の鍵が決まれば次の鍵が一意に決まる。従って、プログラムシーケンスの動作状況により次の鍵が変化することはなく、プログラムシーケンスの監視機能が弱いという問題点があった。

また、特許文献２では、カウント値の読出しタイミングによって鍵値が異なるためプログラムシーケンスの動作状況によりランダム性が得られるが、読み出したそのままの値を鍵値として用いるため論理的な手順処理が無く、プログラムシーケンスの論理監視を行う監視機能が不足している。また、読み出したカウント値をそのまま鍵値として設定するため、ＣＰＵが読み出したカウント値を鍵値として書き込む前にデバッガ等の他のバスマスタがレジスタの読出しを行うと、鍵値が変化してしまいウォッチドッグタイマのカウンタがリセットされなくなってしまう。

本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、プログラムシーケンスを時間的及び論理的に監視することができる異常検出回路及び異常検出方法を提供する点にある。

本発明に係る異常検出回路及び異常検出方法は、上記の目的を達成するため、次のように構成される。
本発明の異常検出回路は、初期値からタイムアウト値に向けて所定のクロックでカウントを行うカウンタを有し、前記カウンタがリセットされることなく、カウント値が前記タイムアウト値に到達した場合に、ＣＰＵの異常を検出する異常検出回路であって、前記ＣＰＵから読み出し可能に種値を保存する種値記憶部と、前記種値記憶部に保存された前記種値に対して規定の演算処理を実行することで検証用鍵値を生成する演算器と、前記ＣＰＵによって鍵値が書き込まれる鍵値記憶部と、前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とを比較する比較器とを具備し、前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致した場合、前記カウンタをリセットすると共に、前記カウンタのリセット時のカウント値を前記種値として前記種値記憶部に保存することを特徴とする。
また、本発明の異常検出回路は、初期値からタイムアウト値に向けて所定のクロックでカウントを行うカウンタを有し、前記カウンタがリセットされることなく、カウント値が前記タイムアウト値に到達した場合に、ＣＰＵの異常を検出する異常検出回路であって、前記ＣＰＵから読み出し可能に種値を保存する種値記憶部と、前記種値記憶部に保存された前記種値に対して規定の演算処理を実行することで検証用鍵値を生成する演算器と、前記ＣＰＵによって鍵値が書き込まれる鍵値記憶部と、前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とを比較する比較器と、前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致してもリセットされないフリーカウンタとを具備し、前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致した場合、前記カウンタをリセットすると共に、前記カウンタのリセット時における前記フリーカウンタのカウント値を前記種値として前記種値記憶部に保存することを特徴とする。
また、本発明の異常検出回路は、初期値からタイムアウト値に向けて所定のクロックでカウントを行うカウンタを有し、前記カウンタがリセットされることなく、カウント値が前記タイムアウト値に到達した場合に、ＣＰＵの異常を検出する異常検出回路であって、前記ＣＰＵから読み出し可能に種値を保存する種値記憶部と、前記種値記憶部に保存された前記種値に対して規定の演算処理を実行することで検証用鍵値を生成する演算器と、前記ＣＰＵによって鍵値が書き込まれる鍵値記憶部と、前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とを比較する比較器と、乱数発生器とを具備し、前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致した場合、前記カウンタをリセットすると共に、前記カウンタのリセット時に前記乱数発生器が発生する乱数を前記種値として前記種値記憶部に保存することを特徴とする。
また、本発明の異常検出回路は、初期値からタイムアウト値に向けて所定のクロックでカウントを行うカウンタを有し、前記カウンタがリセットされることなく、カウント値が前記タイムアウト値に到達した場合に、ＣＰＵの異常を検出する異常検出回路であって、前記ＣＰＵから読み出し可能に種値を保存する種値記憶部と、前記種値記憶部に保存された前記種値に対して規定の演算処理を実行することで検証用鍵値を生成する演算器と、前記ＣＰＵによって鍵値が書き込まれる鍵値記憶部と、前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とを比較する比較器とを具備し、前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致した場合、前記カウンタをリセットすると共に、前記カウンタのリセット時における外部回路のカウント値や乱数を前記種値として前記種値記憶部に保存することを特徴とする。
また、本発明の異常検出方法は、カウンタによって初期値からタイムアウト値に向けて所定のクロックでカウントを行い、前記カウンタがリセットされることなく、カウント値が前記タイムアウト値に到達した場合に、ＣＰＵの異常を検出する異常検出方法であって、種値記憶部に前記ＣＰＵから読み出し可能に種値を保存し、演算器によって前記種値記憶部に保存した前記種値に対して規定の演算処理を実行することで検証用鍵値を生成し、鍵値記憶部に前記ＣＰＵによって鍵値が書き込まれるのを待ち受け、比較器によって前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とを比較し、前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致した場合、前記カウンタをリセットすると共に、前記カウンタのリセット時のカウント値を前記種値として前記種値記憶部に保存することを特徴とする。
また、本発明の異常検出方法は、カウンタによって初期値からタイムアウト値に向けて所定のクロックでカウントを行い、前記カウンタがリセットされることなく、カウント値が前記タイムアウト値に到達した場合に、ＣＰＵの異常を検出する異常検出方法であって、種値記憶部に前記ＣＰＵから読み出し可能に種値を保存し、演算器によって前記種値記憶部に保存した前記種値に対して規定の演算処理を実行することで検証用鍵値を生成し、鍵値記憶部に前記ＣＰＵによって鍵値が書き込まれるのを待ち受け、比較器によって前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とを比較し、フリーカウンタによって前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致してもリセットすることなくカウントし、前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致した場合、前記カウンタをリセットすると共に、前記カウンタのリセット時における前記フリーカウンタのカウント値を前記種値として前記種値記憶部に保存することを特徴とする。

本発明の異常検出回路及び異常検出方法によれば、ＣＰＵは、種値を読み出し、その都度異なる種値に対する規定の演算処理、鍵値の書き込みという一連の動作をカウント値がタイムアウト値に到達する前に実行する必要があるため、プログラムシーケンスを時間的及び論理的に監視することができるという効果を奏する。

本発明に係る異常検出回路の実施の形態を内蔵したマイクロコンピュータの構成を示すブロック図である。図１に示す異常検出回路の一致時及び不一致時の動作を示すタイミングチャートである。図１に示す異常検出回路のタイムアウト時の動作を示すタイミングチャートである。図１に示す異常検出回路の他の構成例を示すブロック図である。図４に示すフリーカウンタのカウント動作を示すタイミングチャートである。図１に示す異常検出回路の他の構成例を示すブロック図である。

以下に、本発明の好適な実施の形態を添付図面に基づいて説明する。

本実施の形態の異常検出回路１０は、図１を参照すると、プログラムを実行するＣＰＵ２、ＣＰＵ２が実行するプログラムを格納するＲＯＭ３、ＣＰＵ２のワーク領域となるＲＡＭ４等を有するマイクロコンピュータ１に内蔵され、例えば、１つの半導体チップに形成される。

異常検出回路１０は、ＣＰＵ２によってカウントがリセットされることなく、設定されたカウント値に到達した場合にＣＰＵ２の異常を検出するウォッチドッグタイマであり、内部バス（BUS）５を介してＣＰＵ２に接続されている。

異常検出回路１０は、バスインターフェース（BUS_I/F）１１と、カウンタ（COUNTER）１２と、種値レジスタ（SEED）１３と、演算器（CALCULATOR）１４と、ライトキーレジスタ（WKEY）１５と、比較器（COMPARE）１６と、バッファ（WRITE_KEY_BUF）１７と、第１アンド回路１８と、第２アンド回路１９と、第１オア回路２０と、第２オア回路２１とを備えている。

カウンタ１２は、初期値（INITIAL_VALUE）から所定のクロックでカウントを行い、カウント値が設定されたタイムアウト値（TIMEOUT_VALUE）に到達すると、カウントタイムアウト信号（COUNT_TIMEOUT）を出力する。

また、カウンタ１２は、リセットカウンタ信号(RESET_COUNTER)が入力されると、カウント値を初期値にリセットして、新たなカウントを開始する。また、リセットカウンタ信号(RESET_COUNTER)は、種値読み出し信号（LOAD_SEED）として種値レジスタ１３に入力され、種値レジスタ１３には、カウンタ１２のリセット前のカウント値が種値（SEED）として保存される。

種値レジスタ１３は、バスインターフェース１１を介してリードアクセス可能に構成されている。ＣＰＵ２は、種値レジスタ１３に保存された種値をカウンタ１２のカウント値がタイムアウト値に到達する前に読み出す。

種値は、カウンタ１２をリセットした時のカウント値が種値レジスタ１３に保存される。従って、プログラムシーケンスの動作状況により種値が変化する。また、種値レジスタ１３へのリードアクセスでは、カウンタ１２からの読み出しが発生しないため、他のバスマスタ等による種値レジスタ１３へのリードアクセスが発生しても種値が変化することがない。

演算器１４は、種値レジスタ１３に保存された種値に対して規定の演算処理を実施することで、鍵値（CKEY）を生成する。演算器１４で実施される規定の演算処理は、種値から生成した鍵値が他の種値からは生成できない演算処理が適用される。すなわち、規定の演算処理は、種値としてとりうる値の種値集合と、鍵値としてとりうる値の鍵値集合との関係として、種値集合から鍵値集合への写像を全単射とした演算処理である。これにより、異なる種値に対して同一の鍵値が存在しないため、異なる種値から生成した鍵値が有効となることなく、論理的監視を行う機能の有効性が向上する。

また、規定の演算処理では、種値と鍵値とが一対一に対応するため、鍵値のビット幅は、種値のビット幅以上に設定されている。すなわち、鍵値のビット幅が種値のビット幅未満の場合は、異なる種から同じ鍵が生成される虞がある。さらに、規定の演算処理において、種値の全ビットが演算で使用され、未使用のビットは無いように設定されている。

規定の演算処理を複数の演算の組み合わせとし、個々の演算で全単射が維持されるようにすると良い。カウンタ１２のカウント値及び鍵値（CKEY）を３２ｂｉｔ幅とすると、例えば、ビットスワップと、固定値の加算（鍵値のビット幅を超えるキャリーは削除）と、ビット反転（固定値の排他的論理和）とを組み合わせた次式を規定の演算処理として適用することができる。
CKEY[31:0]=({SEED[7:0],SEED[31:8]} +0x85C421FE ) ^ 0x3486A8D7

ライトキーレジスタ１５は、バスインターフェース１１を介してライトアクセス可能に構成されている。ＣＰＵ２は、種値レジスタ１３から読み出した種値に対して、演算器１４と同じ規定の演算処理を実施することで、鍵値（WKEY）を生成し、ライトキーレジスタ１５に書き込み信号（WRITE_KEY）を出力することで、生成した鍵値（WKEY）をカウンタ１２のカウント値がタイムアウト値に到達する前にライトキーレジスタ１５に書き込む。

比較器１６は、演算器１４によって演算された鍵値（CKEY）と、ライトキーレジスタ１５に書き込まれた鍵値（WKEY）とを比較し、両者が一致した場合にHIGHとなり、両者が不一致の場合にLOWとなる比較信号（COMP_KEY）を出力する。

第１アンド回路１８の一方の入力端子には、書き込み信号（WRITE_KEY）がバッファ１７を介して１クロック分遅れた書き込みバッファ信号（WRITE_KEY_BUF）として入力され、第１アンド回路１８の他方の反転入力端子には、比較器１６から出力される比較信号（COMP_KEY）が入力される。これにより、書き込み信号（WRITE_KEY）に伴ってライトキーレジスタ１５に書き込まれた鍵値（WKEY）が演算器１４によって演算された鍵値（CKEY）と不一致である場合、第１アンド回路１８の出力端子から不一致信号（UNMATCH KEY）が出力される。

第２アンド回路１９の一方の入力端子には、ライトキーレジスタ１５への書き込み信号（WRITE_KEY）がバッファ１７を介して１クロック分遅れた書き込みバッファ信号（WRITE_KEY_BUF）として入力され、第１アンド回路１８の他方の入力端子には、比較器１６から出力される比較信号（COMP_KEY）が入力される。これにより、書き込み信号（WRITE_KEY）に伴ってライトキーレジスタ１５に書き込まれた鍵値（WKEY）が演算器１４によって演算された鍵値（CKEY）と一致する場合、第２アンド回路１９の出力端子から一致信号（MATCH_KEY）が出力される。

第１オア回路２０の一方の入力端子には、カウンタ１２から出力されるカウントタイムアウト信号（COUNT_TIMEOUT）が入力され、第１オア回路２０の他方の入力端子には、第１アンド回路１８から出力される不一致信号（UNMATCH_KEY）が入力される。これにより、カウントタイムアウト信号（COUNT_TIMEOUT）と不一致信号（UNMATCH_KEY）とのいずれか若しくは両方が第１オア回路２０に入力されると、第１オア回路２０の出力端子からＣＰＵ２の異常を検出したエラー信号（ERROR）として出力される。

第２オア回路２１の一方の入力端子には、第１オア回路２０から出力されるエラー信号（ERROR）が入力され、第２オア回路２１の他方の入力端子には、第２アンド回路１９から出力される一致信号（MATCH_KEY）が入力される。これにより、エラー信号（ERROR）と不一致信号（UNMATCH_KEY）とのいずれか若しくは両方が第２オア回路２１に入力されると、第２オア回路２１の出力端子からリセットカウンタ信号(RESET_COUNTER)が出力される。

次に、異常検出回路１０の一致時の動作について図２を参照して説明する。
ＣＰＵ２からの書き込み信号（WRITE_KEY）に伴って、時刻ｔ１に、ライトキーレジスタ１５に鍵値（WKEY: 0xB1428929）が書き込まれる。すると、比較器１６は、演算器１４によって、種値レジスタ１３に保存されている種値（SEED：0x 00000000）に対して規程の演算処理を実施することで生成された鍵値（CKEY: 0xB1428929）と、ライトキーレジスタ１５に書き込まれた鍵値（WKEY: 0xB1428929）とを比較する。

すると、鍵値（CKEY: 0xB1428929）と鍵値（WKEY: 0xB1428929）とが一致して比較器１６からの比較信号（COMP_KEY）がHIGHとなるため、書き込みバッファ信号（WRITE_KEY_BUF）が一致信号（MATCH_KEY）として第２アンド回路１９の出力端子から出力される。そして、一致信号（MATCH_KEY）は、リセットカウンタ信号(RESET_COUNTER)及び種値読み出し信号（LOAD_SEED）として第２オア回路２１の出力端子から出力される。これにより、カウンタ１２は、カウント値を初期値にリセットして、新たなカウントを開始すると共に、種値レジスタ１３には、カウンタ１２のリセット前のカウント値（0x0000A38D）が種値（SEED: 0x0000A38D）として保存される。

この場合、ＣＰＵ２は、種値レジスタ１３からの種値を読み出し、その都度異なる種値に対する規定の演算処理、ライトキーレジスタ１５への鍵値の書き込みという一連の動作をカウンタ１２のカウント値がタイムアウト値に到達する前に実行でき、種値に対する規定の演算処理が正常に行えたことになる。従って、ＣＰＵ２でのプログラムシーケンスが正常に機能していることが、時間的及び論理的に検証されたことになる。

次に、異常検出回路１０の不一致時の動作について図２を参照して説明する。
ＣＰＵ２からの書き込み信号（WRITE_KEY）に伴って、時刻ｔ２に、ライトキーレジスタ１５に鍵値（WKEY: 0x12345678）が書き込まれる。すると、比較器１６は、演算器１４によって、種値レジスタ１３に保存されている種値（SEED：0x0000A38D）に対して規程の演算処理を実施することで生成された鍵値（CKEY: 0x26428A76）と、ライトキーレジスタ１５に書き込まれた鍵値（WKEY: 0x12345678）とを比較する。

すると、鍵値（CKEY: 0xB1428929）と鍵値（WKEY: 0xB1428929）とが不一致となって比較器１６からの比較信号（COMP_KEY）がLOWとなるため、書き込みバッファ信号（WRITE_KEY_BUF）が不一致信号（UNMATCH_KEY）として第１アンド回路１８の出力端子から出力される。そして、不一致信号（UNMATCH_KEY）は、エラー信号（ERROR）として第１オア回路２０の出力端子から出力されると共に、リセットカウンタ信号（RESET_COUNTER）及び種値読み出し信号（LOAD_SEED）として第２オア回路２１の出力端子から出力される。これにより、カウンタ１２は、カウント値を初期値にリセットして、新たなカウントを開始すると共に、種値レジスタ１３には、カウンタ１２のリセット前のカウント値（0x000002E5）が種値（SEED: 0x000002E5）として保存される。

この場合、ＣＰＵ２は、種値レジスタ１３からの種値を読み出し、その都度異なる種値に対する規定の演算処理、ライトキーレジスタ１５への鍵値の書き込みという一連の動作をカウンタ１２のカウント値がタイムアウト値に到達する前に実行できたが、種値に対する規定の演算処理を正常に行えなかったことになる。従って、ＣＰＵ２でのプログラムシーケンスが論理的に異常をきたしていることが検出される。

次に、異常検出回路１０のタイムアウト時の動作について図３を参照して説明する。
ＣＰＵ２からの書き込み信号（WRITE_KEY）が入力されることなく、時刻ｔ３に、カウント値が設定されたタイムアウト値（TIMEOUT_VALUE）に到達すると、カウンタ１２は、カウントタイムアウト信号（COUNT_TIMEOUT）を出力する。

カウントタイムアウト信号（COUNT_TIMEOUT）は、エラー信号（ERROR）として第１オア回路２０の出力端子から出力されると共に、リセットカウンタ信号(RESET_COUNTER)及び種値読み出し信号（LOAD_SEED）として第２オア回路２１の出力端子から出力される。これにより、カウンタ１２は、カウント値を初期値にリセットして、新たなカウントを開始すると共に、種値レジスタ１３には、カウンタ１２のリセット前のカウント値（0x02000000）が種値（SEED: 0x02000000）として保存される。

この場合、ＣＰＵ２は、種値レジスタ１３からの種値を読み出し、その都度異なる種値に対する規定の演算処理、ライトキーレジスタ１５への鍵値の書き込みという一連の動作をカウンタ１２のカウント値がタイムアウト値に到達する前に実行できなかったことになる。従って、ＣＰＵ２でのプログラムシーケンスが時間的に異常をきたしていることが検出される。

図４に示す異常検出回路１０ａは、カウンタ１２とは異なるフリーカウンタ２２を備え、種値読み出し信号（LOAD_SEED）が種値レジスタ１３に入力されると、フリーカウンタ２２のカウント値が種値（SEED）として保存されるように構成されている。

フリーカウンタ２２は、図５に示すように、カウンタ１２をリセットするリセットカウンタ信号（RESET_COUNTER）によってリセットされることなく、所定のクロック信号に基づいて初期値（INITIAL_VALUE）と目標値（TARGET_VALUE）との間を順次カウントする。この例では、フリーカウンタ２２という構成を追加する必要があるが、プログラムシーケンス毎の種値（SEED）を確実に異なる値にすることができる。すなわち、ＣＰＵ２が同じタイミングで一連の動作を実行している場合、リセットカウンタ信号（RESET_COUNTER）によってリセットされるカウンタ１２のリセット前のカウント値が同じ値となるケースが想定される。これに対し、フリーカウンタ２２は、リセットカウンタ信号（RESET_COUNTER）によってリセットされることないため、ＣＰＵ２が同じタイミングで一連の動作を実行しても、リセット時のカウント値が異なる値となる。なお、フリーカウンタ２２において初期値（INITIAL_VALUE）と目標値（TARGET_VALUE）との間のカウント値は、十分に大きい値に設定することが好ましく、カウンタ１２における初期値（INITIAL_VALUE）とタイムアウト値（TIMEOUT_VALUE）との間のカウント値以上に設定すると良い。

また、フリーカウンタ２２の代わりに乱数発生器を備え、種値読み出し信号（LOAD_SEED）が種値レジスタ１３に入力されると、乱数発生器が発生させる乱数を種値（SEED）として保存させるようにしても良い。

さらに、フリーカウンタ２２や乱数発生器として機能する外部回路がある場合には、種値読み出し信号（LOAD_SEED）が種値レジスタ１３に入力されると、外部回路のカウント値や乱数を種値（SEED）として保存させるようにしても良い。

図６に示す異常検出回路１０ｂは、第１アンド回路１８及び第１オア回路２０が省略され、鍵値（WKEY）と鍵値（CKEY）とが不一致であっても、エラー信号（ERROR）及びリセットカウンタ信号(RESET_COUNTER)が出力されないように構成されている。この場合、カウンタ１２のカウント値がタイムアウト値（TIMEOUT_VALUE）に到達した場合のみ、カウントタイムアウト信号（COUNT_TIMEOUT）を出力され、エラー信号（ERROR）が出力されることになる。

以上説明したように、本実施の形態は、初期値からタイムアウト値に向けてカウントを行うカウンタ１２を有し、カウンタ１２がリセットされることなく、カウント値がタイムアウト値に到達した場合に、ＣＰＵ２の異常を検出する異常検出回路１０であって、ＣＰＵ２から読み出し可能に種値（SEED）を保存する種値記憶部である種値レジスタ１３と、種値レジスタ１３に保存された種値に対して規程の演算処理を実行することで検証用の鍵値（CKEY）を生成する演算器１４と、ＣＰＵ２によって鍵値（WKEY）が書き込まれる鍵値記憶部であるライトキーレジスタ１５と、ライトキーレジスタ１５に書き込まれた鍵値（WKEY）と検証用の鍵値（CKEY）とを比較する比較器１６とを具備し、ライトキーレジスタ１５に書き込まれた鍵値（WKEY）と検証用の鍵値（CKEY）とが一致した場合、カウンタ１２をリセットすると共に、カウンタ１２のリセット時に決定する種値（SEED）を種値レジスタ１３に保存する。
この構成により、ＣＰＵ２は、種値レジスタ１３からの種値を読み出し、その都度異なる種値に対する規定の演算処理、ライトキーレジスタ１５への鍵値の書き込みという一連の動作をカウンタ１２のカウント値がタイムアウト値に到達する前に実行する必要があるため、プログラムシーケンスを時間的及び論理的に監視することができる。

さらに、本実施の形態において、演算器１４による既定の演算処理は、種値（SEED）としてとりうる値の種値集合と、検証用鍵値（CKEY）としてとりうる値の鍵値集合との関係として、種値集合から鍵値集合への写像が全単射である。
この構成により、鍵値（WKEY）と検証用の鍵値（CKEY）とが異なる演算処理によって一致することがないため、プログラムシーケンスの論理的監視を正確に行うことができる。

さらに、本実施の形態において、演算器１４による既定の演算処理には、ビットスワップが含まれている。
この構成により、ハードウェアに比べてソフトウェアでの処理が煩雑であるため、プログラムシーケンスの論理的監視を正確に行うことができる。

さらに、本実施の形態において、カウンタ１２のリセット時のカウント値を種値（SEED）として種値レジスタ１３に保存する。
この構成により、種値を決定するための回路を新たに設けることなく、カウンタ１２のリセット時のカウント値を種値（SEED）として用いることができる。

さらに、本実施の形態は、ライトキーレジスタ１５に書き込まれた鍵値（WKEY）と検証用の鍵値（CKEY）とが一致してもリセットされないフリーカウンタ２２を具備し、カウンタ１２のリセット時におけるフリーカウンタ２２のカウント値を種値（SEED）として種値レジスタ１３に保存する。
この構成により、ＣＰＵ２が同じタイミングで一連の動作を実行しても、リセット時のカウント値が異なる値となり、プログラムシーケンスの論理的監視を正確に行うことができる。

さらに、本実施の形態は、乱数発生器を具備し、カウンタ１２のリセット時に乱数発生器が発生する乱数を種値（SEED）として種値レジスタ１３に保存する。
この構成により、ＣＰＵ２が同じタイミングで一連の動作を実行しても、リセット時のカウント値が異なる値となり、プログラムシーケンスの論理的監視を正確に行うことができる。

さらに、本実施の形態において、カウンタ１２のリセット時に外部回路で決定する値を種値（SEED）として種値レジスタ１３に保存する。
この構成により、回路内に種値を決定する回路を設けることなく、外部回路で決定する値を種値（SEED）として用いることができる。

さらに、本実施の形態において、ライトキーレジスタ１５に書き込まれた鍵値（WKEY）と検証用の鍵値（CKEY）とが不一致である場合、カウンタ１２をリセットすることなく、カウントを継続させる。
この構成により、カウンタ１２のカウント値がタイムアウト値（TIMEOUT_VALUE）に到達した場合のみ、エラー信号（ERROR）が出力され、エラー検出のロジックを統一することができる。

なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。

１マイクロコンピュータ
２ＣＰＵ
３ＲＯＭ
４ＲＡＭ
５内部バス
１０異常検出回路
１１バスインターフェース
１２カウンタ
１３種値レジスタ
１４演算器
１５ライトキーレジスタ
１６比較器
１７バッファ
１８第１アンド回路
１９第２アンド回路
２０第１オア回路
２１第２オア回路
２２フリーカウンタ

Claims

初期値からタイムアウト値に向けて所定のクロックでカウントを行うカウンタを有し、
前記カウンタがリセットされることなく、カウント値が前記タイムアウト値に到達した場合に、ＣＰＵの異常を検出する異常検出回路であって、
前記ＣＰＵから読み出し可能に種値を保存する種値記憶部と、
前記種値記憶部に保存された前記種値に対して規定の演算処理を実行することで検証用鍵値を生成する演算器と、
前記ＣＰＵによって鍵値が書き込まれる鍵値記憶部と、
前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とを比較する比較器とを具備し、
前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致した場合、前記カウンタをリセットすると共に、前記カウンタのリセット時のカウント値を前記種値として前記種値記憶部に保存することを特徴とする異常検出回路。
初期値からタイムアウト値に向けて所定のクロックでカウントを行うカウンタを有し、前記カウンタがリセットされることなく、カウント値が前記タイムアウト値に到達した場合に、ＣＰＵの異常を検出する異常検出回路であって、
前記ＣＰＵから読み出し可能に種値を保存する種値記憶部と、
前記種値記憶部に保存された前記種値に対して規定の演算処理を実行することで検証用鍵値を生成する演算器と、
前記ＣＰＵによって鍵値が書き込まれる鍵値記憶部と、
前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とを比較する比較器と、
前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致してもリセットされないフリーカウンタとを具備し、
前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致した場合、前記カウンタをリセットすると共に、前記カウンタのリセット時における前記フリーカウンタのカウント値を前記種値として前記種値記憶部に保存することを特徴とする異常検出回路。
初期値からタイムアウト値に向けて所定のクロックでカウントを行うカウンタを有し、前記カウンタがリセットされることなく、カウント値が前記タイムアウト値に到達した場合に、ＣＰＵの異常を検出する異常検出回路であって、
前記ＣＰＵから読み出し可能に種値を保存する種値記憶部と、
前記種値記憶部に保存された前記種値に対して規定の演算処理を実行することで検証用鍵値を生成する演算器と、
前記ＣＰＵによって鍵値が書き込まれる鍵値記憶部と、
前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とを比較する比較器と、
乱数発生器とを具備し、
前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致した場合、前記カウンタをリセットすると共に、前記カウンタのリセット時に前記乱数発生器が発生する乱数を前記種値として前記種値記憶部に保存することを特徴とする異常検出回路。
初期値からタイムアウト値に向けて所定のクロックでカウントを行うカウンタを有し、
前記カウンタがリセットされることなく、カウント値が前記タイムアウト値に到達した場
合に、ＣＰＵの異常を検出する異常検出回路であって、
前記ＣＰＵから読み出し可能に種値を保存する種値記憶部と、
前記種値記憶部に保存された前記種値に対して規定の演算処理を実行することで検証用鍵値を生成する演算器と、
前記ＣＰＵによって鍵値が書き込まれる鍵値記憶部と、
前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とを比較する比較器とを具備し、
前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致した場合、前記カウンタをリセットすると共に、前記カウンタのリセット時における外部回路のカウント値や乱数を前記種値として前記種値記憶部に保存することを特徴とする異常検出回路。
前記演算器による規定の演算処理は、前記種値としてとりうる値の種値集合と、前記検証用鍵値としてとりうる値の鍵値集合との関係として、前記種値集合から前記鍵値集合への写像が全単射であることを特徴とする請求項１乃至４のいずれかに記載の異常検出回路。
前記演算器による規定の演算処理には、ビットスワップが含まれていることを特徴とする請求項１乃至５のいずれかに記載の異常検出回路。
前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが不一致である場合、前記カウンタをリセットすることなく、カウントを継続させることを特徴とする請求項１乃至６のいずれかに記載の異常検出回路。
請求項１乃至７のいずれかに記載の異常検出回路と、前記ＣＰＵとを具備することを特徴とするマイクロコンピュータ。
カウンタによって初期値からタイムアウト値に向けて所定のクロックでカウントを行い、前記カウンタがリセットされることなく、カウント値が前記タイムアウト値に到達した場合に、ＣＰＵの異常を検出する異常検出方法であって、
種値記憶部に前記ＣＰＵから読み出し可能に種値を保存し、
演算器によって前記種値記憶部に保存した前記種値に対して規定の演算処理を実行することで検証用鍵値を生成し、
鍵値記憶部に前記ＣＰＵによって鍵値が書き込まれるのを待ち受け、
比較器によって前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とを比較し、
前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致した場合、前記カウンタをリセットすると共に、前記カウンタのリセット時のカウント値を前記種値として前記種値記憶部に保存することを特徴とする異常検出方法。
カウンタによって初期値からタイムアウト値に向けて所定のクロックでカウントを行い
、前記カウンタがリセットされることなく、カウント値が前記タイムアウト値に到達した
場合に、ＣＰＵの異常を検出する異常検出方法であって、
種値記憶部に前記ＣＰＵから読み出し可能に種値を保存し、
演算器によって前記種値記憶部に保存した前記種値に対して規定の演算処理を実行することで検証用鍵値を生成し、
鍵値記憶部に前記ＣＰＵによって鍵値が書き込まれるのを待ち受け、
比較器によって前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とを比較し、
フリーカウンタによって前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致してもリセットすることなくカウントし、
前記鍵値記憶部に書き込まれた前記鍵値と前記検証用鍵値とが一致した場合、前記カウンタをリセットすると共に、前記カウンタのリセット時における前記フリーカウンタのカウント値を前記種値として前記種値記憶部に保存することを特徴とする異常検出方法。