(54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ ИЗБЫТОЧНЫХ
КОДОВ 4 подключен к одному из входов суммато ра 5. К другому входу сумматора подклю чен выход среднего разр да ; регистра сдвига 6, вход которого соединен с выхо- дом генератора 7 контрольных сигналов. Между детектором 1 и дополнительны: ми входами сумматора 5 включена схема отработки эхо-сигналов, содержаща анализатор 8 пол рности сигнала,i соединенный своим входом с детектором, а выходом - со входом регистра 9, выходы раз р дов которого через соответствующие коррел торы 10 подключены ко входам ре гистра пам ти 11, выходы разр дов которого , в свою очередь, через соответст-ч вующие умножители 12 подключены к дополнительным входам сумматора 5. Вто , рые входы коррел торов 10 соединены с выходом элемента задержки 2, а вторые входы умножителей 12 - с выходами соответствующих разр дов (регистра сдвига 6. Выход генератора контрольных сигнало соединен с выходной схемой И 13, к ;. управл ющему входу которой подключен решающий блок 14, соединенный своим входом с выходом сумматора 5. Описываемое устройство работает следующим образом. Поступающие из канала св зи сигналы детектируютс детектором 1 и через элемент задержки 2 записываютс в буферный накопитель 3, откуда они считываютс и через схему НЕ 4 подаютс на один из входов сумматора 5. Генератор 7 генерирует контрольный сигнал , соответствующий одному из допустимых дл передачи сигналов. Контрольный сигнал через регистр сдвига 6 поступает на соответствующий вход сумматора 5. Сумматор 5 вычисл ет разнипу между единичными элементами контрольного сигнала и сигнала, поступающего из буферного накопител 3. Решающий блок 14 анализирует эти разницы на всем прот жении сигнала и выбирает- контрольный сигнал, наиболее близко совпадающий с прин тым из канала св зи. Этот сигнал через выходную схему И 13, управл емую решающим блоком 1, поступает на вькод устройства. При наличии межсимвольных помех впе реди и позади передаваемого по каналу св зи импульса по вл ютс эхо-сигналы, которые накладываютс на соседние импул гэсы . В ЭТОМ случае дл повышени исправл ющей способности избыточного кода, необходимо форму контрольного сигнала . привести в соответствие с формой сигнала прин того из канала св зи, т. е. наложить на каждый его единичный, элемент эхо- -сигналы от соседних, единичных элементов. Дл этого сигналы с выхода детектора 1 подаютс на анализаторе пол рности сиг- нала, который определ ет пол рность каждого единичного элемента сигнала и запи- ; сывает соответствующую метку (+, единица, - единица) в регистр 9. С каждым отсчетом метки продвигаютс по регистру 9,. а нова метка записываетс в левый разр д. Параметры элемен ,та задержки 2 выбраны так, что при по влении единичиого элемента сигнала на его выходе соответствующа ему метка пол р- ности находитс в среднем разр де регист ра 9. Среднее значение эхо-сигналов отрабатываетс путем коррел ции единичного элемента сигнала в коррел торах 10 с пол$фност ми соседних элементов. Значени эхо-сигналов, отрабатываемые коррел торами 10, записываютс в регистр пам ти 11 и с его разр дных выходов подаютс на соответствующие умножители 12. На другие входы умножителей 12 подаютс сигналы с соответствующих разр дов регистра 6, пропорциональные единичным элементам контрольного сигнала, наход щимс справа и слева от обрабатьшаемого элемента, снимаемого с среднего разр да регистра 6 на сумматор 5. Выходные напр жени умножителей 12 в каждый момент времени пропорциональны эхо-сигналам, действующим на обрабатываемый элемент контрольного сигнала. Эти сигналы поступают на дополнительные входы сумматора 5 одновременно с обрабатываемым элементом контрольного сигнала , снимаемым со среднего разр да регистра 6, и накладываютс на него. Предмет изобретени Устройство дл декодировани избыточных кодов, содержащее последовательно соединенные детекторы и буферный накопитель , выход которого через схему НЕ подключен к одному из .входов сумматора, другой вход которого соединен с выходом генератора контрольных сигналов, а выход его - со входом решающего блока, причем между выходом генератора контрольных сигналов и выходом решающего блока включена выходна схема И, отлича е е с тем, что, с целью повышени помехоустойчивости приема информации при межсимвольных помехах, выход детектора через анализатор пол рности сигнала подключен ко входу первого регистра, выходы разр дов которого через соответствуюшие коррел торы подключены ко входам регистра пам ти, выходы разр дов которого, в свою очередь, через соответствующие умножители подключены к дополнительным входам сумматора, причем выход детектора через элемент задержки подключен ко вторьгм входам коррел торов ико входу
буферного накопител , а ко вторым входам умножителей подключены соответствующие выходы разр дов второго регистра сдвига, вход которого соединен с выходбм генератора контрольных сигналов,, а выход среднего разр да этого регистра подключен к соответствующему входу сумматора.