SU890399A1 - Мажоритарное устройство - Google Patents

Мажоритарное устройство Download PDF

Info

Publication number
SU890399A1
SU890399A1 SU802910871A SU2910871A SU890399A1 SU 890399 A1 SU890399 A1 SU 890399A1 SU 802910871 A SU802910871 A SU 802910871A SU 2910871 A SU2910871 A SU 2910871A SU 890399 A1 SU890399 A1 SU 890399A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
pulse
information
elements
Prior art date
Application number
SU802910871A
Other languages
English (en)
Inventor
Евгений Кириллович Мамонов
Евгений Аркадьевич Ченцов
Original Assignee
Предприятие П/Я В-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2969 filed Critical Предприятие П/Я В-2969
Priority to SU802910871A priority Critical patent/SU890399A1/ru
Application granted granted Critical
Publication of SU890399A1 publication Critical patent/SU890399A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

(54) МАЖОРИТАРНОЕ УСТРОЙСТВО

Claims (1)

  1. Изобретение относитс  к автомати- ке и вычислительной технике и может быть применено в устройствах, использукхцих принцип мажоритарного резервировани . Известно устройство, содержащее ре зервируемые блоки, подключенные к вос станавливаннщм блокам, выходы которых соединены с блоками контрол , н со входами следующих резервируемых блоков через элементы 1ШИ., Наиболее близким техническим решением к изобретению  вл етс  мажоритар ное устройство, содержащее усилители входных сигналов, последовательно соединенные с днодно-резисторными схема ми совпадени , и диодную выходную собирательную схему, подключенную к вых дам диодно-резисторных схем совпадени  Недостатком известных устройств  вл етс  то, что оно выдает ложную выходную информацию при значительных разбросах параметров нмпульсов входной информации, поступакицей по каналам . Цель изобретени  - повышение надежности работы устройства, в частности устранение вли ни  разброса параметров входных импульсов. Поставленна  цель достигаетс  тем, что в мажоритарное устройство, содержащее три элемента 2И и подкшоченш Ц} к их выходам элемент 31ШИ, дополнительно введены формирователь и одновибратор , вход которого подключен к выходу элемента 31ШИ, а выход - через формирователь к выходу устройства. На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 временные диаграммы работы устройства . Мажоритарное устройство содержит три элемента 2И 1, подключенный к их выходам элемент ЗИЛИ 2, формирователь 3 иодновибратор 4, вход которого подключен к выходу элемента ЗИЛИ 2, а выход - через формирователь 3 к вы ходу устройства. Импульсы входной ин формации поступают на резервированные входы, т.е. на входы трех элементов 2И 1 (обозначени  позиций на фиг, 2 соответствуют номерам элементов на фиг, 1), Устройство работает следующим образом . При поступлении на три входа устройства входных информационных импул сов, соответствующих одному биту информации , не имеющих значительного разброса параметров и следующих с перекрытием , на выходе элемента ЗИЛИ 2 по вл етс  один информационный импульс , который расшир етс  одновибратором 4 и через формирователь 3 посту пает на выход устройства. Формирователь 3 формирует выходной импульс по переднему фронту расширенного импульса с выхода одноБибратора 4. Длительность выходного импульса определ етс  параметрами врем задающих элементов формировател  3. При поступлении на входы устройства входных информационных импульсов, имеющих такой максимальный разброс по длительности и времени по влени , что иерекрываютс  по длительности, например, импульсы первого и второго, второго и третьего каналов (см. фиг. 2), на выходе элемента ЗИТИ 2 по в тс  два выходных импульса (см. фиг. 2,2). Это  вл  етс  нарушением работы мажоритарных устройств и искшкением поступившей резервированной информации в один бит 99 . 4 В этом случае одиовибратор 4 расширит первый импульс с ныхода элемента ЗШ1И 2 (см. фиг. 2,4), а формирователь 3 сформирует узкий импульс по переднему фронту расширенного импульса (см. фиг. 2,3). Второй импульс с выхода элемента ЗИЛИ 2 (см. фиг. 2,2) не повли ет на работу одновибратора 4 и на выход устройства не пройдет (см. фиг. 2,3). Таким образом, данное изобретение позвол ет устранить искажение входной резервированной по каналам информации при значительном разбросе параметров входных канальных импульсов с помощью введенных одновибратора и формировател , которые позвол ют устранить второй (ошибочный) импульс при входной однобитовой информации и сформировать один выходной импульс и тем самым значительно повысить надежность устройства. Формула изобретени  Мажоритарное устройство, содержащее три элемента 2И и подключенный к их выходам элемент ЗИЛИ, с т л и ч ающеес  тем, что, с целью повышени  надежности, в него дополнительно введены формирователь и одновибратор, вход которого подключен к выходу элемента ЗИЛИ, а выход - через формирователь к выходу устройства .
    А/1.2
SU802910871A 1980-04-17 1980-04-17 Мажоритарное устройство SU890399A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802910871A SU890399A1 (ru) 1980-04-17 1980-04-17 Мажоритарное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802910871A SU890399A1 (ru) 1980-04-17 1980-04-17 Мажоритарное устройство

Publications (1)

Publication Number Publication Date
SU890399A1 true SU890399A1 (ru) 1981-12-15

Family

ID=20890038

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802910871A SU890399A1 (ru) 1980-04-17 1980-04-17 Мажоритарное устройство

Country Status (1)

Country Link
SU (1) SU890399A1 (ru)

Similar Documents

Publication Publication Date Title
SU890399A1 (ru) Мажоритарное устройство
SU790231A1 (ru) Устройство контрол импульсных последовательностей
SU1157544A1 (ru) Устройство дл функционально-параметрического контрол логических элементов
SU679984A1 (ru) Устройство дл контрол регистра сдвига
SU917355A1 (ru) Двоичный счетчик с обнаружением единичных сбоев и устройство дл контрол последовательности импульсов
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU864527A1 (ru) Устройство задержки импульсов
SU489239A1 (ru) Устройство дл декодировани избыточных кодов
SU842818A1 (ru) Устройство дл контрол последо-ВАТЕльНОСТи иМпульСОВ
SU1427370A1 (ru) Сигнатурный анализатор
SU1091162A2 (ru) Блок приоритета
SU1091167A1 (ru) Устройство дл контрол источника последовательности импульсов
SU544121A1 (ru) Устройство контрол импульсных последовательностей
SU1361527A1 (ru) Распределитель импульсов
SU943980A1 (ru) Устройство дл контрол @ -канальной системы управлени вентильным преобразователем
SU911526A1 (ru) Устройство дл умножени число-импульсных кодов
SU1385283A1 (ru) Селектор последовательности импульсов
RU2024926C1 (ru) Устройство для контроля временных рассогласований импульсных последовательностей
SU628630A1 (ru) Анализатор рекурентного сигнала фазового пуска
SU1053340A1 (ru) Многоканальный резервированный формирователь тактовых импульсов
SU1247876A1 (ru) Сигнатурный анализатор
SU1485249A1 (ru) Устройство дл контрол логических блоков
SU1471206A1 (ru) Устройство дл счета штучных изделий
SU425174A1 (ru) Блок определения интервала
SU911718A2 (ru) Селектор импульсов по длительности