SU628630A1 - Анализатор рекурентного сигнала фазового пуска - Google Patents

Description

ющих разр дов которого подключены через элемент запрета 5 к первому входу элемента ИЛИ 6, к второму входу последнего подключен выход первого блока сравнени  1, а выход элемента ИЛИ 6 через последовательно соединенные счетчик 7, блок пам ти 8 и коммутатор 2 подключен к входу регистра сдвига 4, причем на соответствующие входы разр дов регистра сдвига 4, элемента запрета 5 и счетчика 7 поданы тактовые импульсы, а на соответствующие входы блока пам ти 8 и счетчика 7 - импульсы «Исходное состо ние, последовательно соединенные датчик 9 времени , и анализатор ошибок 10, при этом выход блока пам ти 8 подключен к входу датч ка 9 времени и к второму входу анализатора ошибок 10, к третьему входу которого подключен выход элемента ИЛИ 6, а выход анализатора ошибок 10 подключен к соответствующему входу блока пам ти 8, кроме того, предлагаемый анализатор содер жнт информационный вход II, шину 12 тактовых импульсов, шину 13 импульсов «Исходное состо ние и выход 14 устройства. Анализатор рекуррентного сигнала фазевого пуска работает следующим образом. На элемент пам ти В и счетчик 7 по шиме 13 импульсов исходное состо ние поступает импульс, устанавливающий их в исходное состо ние, кроме того, соответствующие входы регистра сдвига 4, счетчика 7 и датчика 9 времени прнсоедин ютс  к шине 12 тактовых импульсов. В исходном состо нии вход регистра сдвига 4 через коммутатор 2, управл емый элементом пам ти 8, подключаетс  к инфор.мационному входу 11, счетчик 7 начинает счет, а анализатор ошибок 10 и датчик 9 времени устанавливаютс  элементом пам ти 8 в исходное состо ние и удерживаетс  в нем. Блок сравнени  3 по информации, записываемой в регистр сдвига 4 с внформационного входа 11, формирует последовательность импульсов, с которой в блоке срапнени  I, сравниваетс  сигнал, приход щий на информационный вход 11. При отсутствии сигнала на информационном входе I срабатывает элемент запрета 5 и через элемент ИЛИ 6 возвращает счетчик 7 к началу счета. При по влении во входном сигнале неискаженного участка, минимальное число символов в этом участке может равн тьс  удвск нному числу разр дов регистра сдвига 4, счетчик 7 формирует на

своем выходе импульс, опрокидывающий элемент 8, который при помощи коммутатора 2 замыкает обратную св зь регистра сдвига 4, Г1роход щую через блок сравнени  3. Одновременно элемент пам ти 8 разрешает работу анализатора 10 ошибок и датчика 9 времени .

С замыканием обратной св зи регистра сдвига 4 на выходе блока сравнени  3 начинаетс  автономное формирование опорной

Claims (1)

1. Мартынов Е. М., «Синхронизаци  в системах передачи дискретных сообщений М., «С8 зь. 1972, с.. 198-201.

//