SU1713093A1 - Устройство дл задержки импульсов - Google Patents

Устройство дл задержки импульсов Download PDF

Info

Publication number
SU1713093A1
SU1713093A1 SU884495783A SU4495783A SU1713093A1 SU 1713093 A1 SU1713093 A1 SU 1713093A1 SU 884495783 A SU884495783 A SU 884495783A SU 4495783 A SU4495783 A SU 4495783A SU 1713093 A1 SU1713093 A1 SU 1713093A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
trigger
input
shift register
bus
Prior art date
Application number
SU884495783A
Other languages
English (en)
Inventor
Виталий Алексеевич Чистяков
Original Assignee
Завод "Вэм"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Завод "Вэм" filed Critical Завод "Вэм"
Priority to SU884495783A priority Critical patent/SU1713093A1/ru
Application granted granted Critical
Publication of SU1713093A1 publication Critical patent/SU1713093A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах измерительной и вычислительной техники в качестве управл емого устройства задержки или делител  частоты. Цель изобретени  - расширение функциональных возможностей - достигаетс  тем. что в устройство дл  задержки импульсов, содержащее регистр сдвига 1. элемент И 4, триггеры 5 и 6, генератор 9 тактовых имйульсов, входную и выходную шинь! 11 и 13. введены элемент ИЛИ 2, элемент НЕ 3, триггеры 7 и 8, коммутатор 10 и управл юща  шина 12. Зил.cpus,i•ч.^feCJо юСл>&

Description

Изобретение относитс  к импульсной технике и может быть использовано в устройствах измерительной и вычислительной техники в качестве управл емого устройства задержки импульсов или делител  частоты .
Целью изобретени   вл етс  расширение области использовани  путем обеспечени  дополнительного режима делени  тактовой частоты и обеспечени  формировани  задержанных импульсов равной длительности , кратных периоду тактовых из входных сигналов как малой, так и большой длительности.
На фиг.1 представлена электрическа  функциональна  схема предлагаемого устройства дл  задержки импульсов; на фиг.2 и 3 - временные диаграммы, по сн ющие его работу..
Устройство дл  задержки импульсов (фиг.1) содержит четырехразр дный регистр 1 сдвига, элемент ИЛИ 2, элемент НЕ 3, элемент И 4, первый... четвертый триггеры 5...8, генератор 9 тактовых импульсов, коммутатор 10, входную шину 11, управл ющую шину 12 и выходную шину 13. Выход генератора 9 подключен к С-входам регистра 1 сдвига и триггера 8. Пр мой и инверсный выходы триггера 8 подключены соответственно к счетным входам триггеров 7 и 6, инверсные выходы которых через элемент И 4 подключены к R-входу регистра 1 сдвига, D-вход регистра 1 сдвига через элемент НЕ 3 подключён к инверсному выходу триггера 5. Пр мой выход триггера 5 подключен к R-входу триггера 8 и первому информационному входу коммутато1ра 10. SD-вход триггера В соединен с шиной 11. R-входтриггера 5 подключен к инверсному выходу триггера 6, у которого R-вход подключен к выходу коммутатора 10. Управл ющий вход коммутатора 10 подключен к шине 12, второй информационный входк R-входу триггера 7 и выходу элемента ИЛИ 2. Входы элемента ИЛИ 2 подключены к выходам регистра 1 сдвига. Третий и четвертый выходы регистра 1 сдвига подключены соответственно к К- и (-входам триггера 8. Пр мой выход триггера 8 подключен к шине 13.,
Устройство дл  задержки импульсов работает следующим образрм.
В исходном состо нии на шине 11 входной сигнал отсутствует. Триггеры 5...8 наход тс  в нулевом состо нии, при котором на пр мых выходах присутствуют нулевые уровни, а на инверсных - единичные уровни , на выходе элемента И 4 - единичный уровень. На выходах элемента НЕ 3, регистра 1 сдвига, элемента ИЛИ 2 и коммутатора
10 - нулевые уровни. На выходе генератора 9 присутствуют тактовые импульсы. На шине 13 выходной сигнал отсутствует - нулевой уровень. На шине 12 в зависимости от режима работы устройства находитс  единичный или нулевой уровень.
Рассмотрим работу устройства в режиме задержки. В этом случае на шине 12 задан единичный уровень, по которому коммутатор 10 подключает пр мой выход триггера 5 на свой выхо.
При поступлений на шину 11 входного асинхронного сигнала нулевого уровн  (фиг.2б) любой длительности триггер 5 по S-входу устанавливаетс  в единичное состо ние (фиг.2в,г). Минимальна  длительность входного сигнала определ етс  временем срабатывани  триггера 5. В результате установки триггера 5 в единичное состо ние единичный уровень пр мого выхода разблокирует по R-входам триггеры 8 и 6. Нулевой уровень инверсного выхода триггера 5 (фиг.2г) инвертируетс  элементом НЕ 3 (фиг.2д), и на D-вход регистра 1 сдвига поступает единичный уровень, Регистр 1 сдвига по тактовым импульсам генератора 9 (фиг.2а) формирует последовательно на своих выходах единичные уровни (фиг.2е). Элемент ИЛИ 2 при по влении на первом входе единичного уровн  от первого выхода Q регистра 1 сдвига снимает нулевой потенциал удержани  с R-входа триггера 7 в начальном нулевом состо нии.
При по влении на третьем выходе регистра 1 сдвига единичного уровн .последний поступает на К-вход триггера 8. Триггер 8 при воздействии заднего фронта тактового импульса сохран ет свое начальное состо ние . По четвертому тактовому импульсу выхода генератора 9, поступившему на С-вход регистра 1 сдвига с момента поступлени  входного сигнала, на четвертом выходе Од регистра 1 сдвига (фиг.2е) по вл етс  единичный уровень, который поступает на Iвход триггера 8, По заднему фронту этого же четвертого тактового импульса триггер 8 устанавливаетс  в единичное состо ние. При этом на шиНе 13 формируетс  передний фронт задержанного выходного сигнала (фиг.2ж). По переднему фронту выходного сигнала шины 13 триггер7 перебрасываетс  в единичное состо ние. На его инверсном выходе формируетс  нулевой уровень (фиг.2з), который проходит элемент И 4 и поступает на R-вход регистра 1 сдвига. Регистр 1 сдвигу устанавливаетс  в начальное нулевое состо ние (фиг.2е). По нулевому состо нию регистра 1 сдвига элемент ИЛИ 2 и триггер 7 возвращаютс  в начальное состо ние . Регистр 1 сдвига аналогично по тактовым импульсам генератора 9 формирует очередную последовательность единичных уровней на своих выходах (фиг.2е). По очередному третьему тактовому импульсу (седьмому от момента по влени  входного сигнала) на третьем выходе Оз регистра 1 сдвига по вл етс  единичный уровень, который поступает на К-вход триггера 8. Последний по заднему фронту третьего тактового импульса возвращаетс  в начальное состо ние. При этом на шине 13 формируетс  задний фронт задержанного выходного сигнала (фиг.2ж). По заднему фронту выходного сигнала шины 13 срабатывает триггер 6, перебрасываетс  а единичное состо ние, При этом нулевой уровень инверсного выхода триггера 6 (фиг.2к} поступает на.Р-вход триггера 5 через элемент И 4 (фиг.2и) на Р-в):од регистра 1 сдвига. Регистр 1 сдвига возвращаетс  в начальное нулевое состо ние (фиг.2е). Под воздействием нулевого уровн  R-входа Триггер 5 на своем инверсном выходе формирует единичный уровень (фиг.2г), который инвертируетс  элементом НЕ 3 в нулевой (фиг.2д) и поступает на D-вход регистра 1 сдвига. На пр мом выходе триггера 5 (фиг.2в) удерживаетс  единичный уровень до тех пор, пока не закончитс  действие входного сигнала. По окончании входного сигнала (фиг.2б) триггер 5 устанавливаетс  в начальное нулевое состо ние (фиг.в). По нулевому уровню пр мого-выхода триггера 5 на выходе коммутатора 10 (фиг.2л) формируетс  Нулевой уровень, по которому триггер 6 возвращаетс  в начальное нулевое состо ние (фиг.2к). По единичному уровню инверсного выхода триггера 6 элемент И 4 (фиг.2и) возвращаетс  в начальное положение. Начальное состо ние устройства сохран етс  до прихода очередного входного сигнала. Очередной входной сигнал повтор ет процесс задержки и формировани  выходного сигнала.
Работа устройства в режиме делени  тактовой частоты (фиг.З)проходит следующим образом.
На шину 12 задаетс  нулевой уровень, по которому коммутатор 10 производит подключение выхода элемента ИЛИ 2 на свой выход. Начальное состо ние устройства аналогичное. По входному сигналу (фиг.Зб) триггер 5 (фиг.Зв.г) устанавливаетс  в единичное состо ние, элемент НЕ 3 (фиг.3д)устанавливает на выходе единичный уровень, Регистр 1 сдвига (фиг.Зе) формирует последовательно на своих выходах единичное уровни. Аналогично указанному устройство отрабатывает формирование первого выходного импульса. По заднему фронту первого выходного импульса шины 13 (фиг.Зж) триггер б перебрасываетс  в единичное состо ние (фиг.Зк). Нулевой уровень инверсного выхода триггера 6 формирует на 5 инверсном выходе триггера 5 единичный сигнал (фмг.Зг), на вы,ходе элемента НЕ 3 нулевой сигнал (фиг.Зд), проходит через элемент И 4 (фиг.Зи). сбрасывает регистр 1 сдвига в нулевое состо ние (фиг.Зе). По ну-;
0 левому состо нию регистра 1 сдвига на выходе элемента ИЛИ 2 формируетс  нулевой уровень (фиг.Зл), который проходит через коммутатор 10 и возвращает триггер 6 в начальное состо ние (фиг.Зк), по которому
5 инверсный выход триггера 5 (фиг.Зг) и элемент НЕ 3 (фиг.Зд) возвращаютс  в нулевое и единичное состо ние. Устройство аналогично отрабатывает последующие выходные импульсы. По окончании входного
0 сигнала устройство заканчивает деление тактовой частоты. Независимо от времени окончани  входного сигнала устройство без искажений отрабатывает формирование последнего выходного импульса. Количество
5 выходных импульсов в режиме делени  определ етс  длительностью входного сигнала . Измен   длительность входного сигнала, можно уменьшать или увеличивать количество выходных импульсов. Во
0 врем  действи  входного сигнала можно. управл   уровн ми шины 12. исключать из выходной последовательности определенные импульсы. Величина задержки по влени  выходного импульса зависит от
5 выхода подключени  регистра 1 сдвига к 1-входу триггера 8. Аналогично длительность задержанного выходного импульса зависит от выхода подключени  регистра 1 сдвига к К-входу триггера 8. Измен   выходы подключени  регистра 1 сдвига к I- и К-входу триггера 8, можно увеличивать или уменьшать как величину задержки, так и длительность выходных сигналов. Устройство позвол ет формировать импульсы -типа
5 меандр. Дл  этого необходимо I- и К-входы подключить к одному выходу регистра 1 сдвига. Величину задержки и длительности выходных сигналов можно измен ть частотой генератора 9.
0 Таким образом, введение в устройство элемента ИЛИ. элемента НЕ, двух триггеров , коммутатора, управл ющей шины и их св зей позволило в режиме задержки формировать задержанные импульсы равной
5 длительности, кратные периоду тактовых из входных сигналов как малой, так и большой длительности и, кроме того, дополнить режимОм делени  тактовой частоты с количеством выходных импульсов, завис щим от длительности входного сигнала. Это позвол ет-расширить функциональные возможности предложенного устройства.

Claims (1)

  1. Формула изобретени  Устройство дл  задержки импульсов, содержащее Ы-разр дН1 й регистр сдвига, первый триггер, установочным S-входом соединенный с входной шиной, второй триггер , инверсным выходом подключенный к входу элемента И, генератор тактовых имлупьсов и выходную шину, о т л и ч а ю щ ее с   тем, что, с целью расширени  области использовани  путем обеспечени  формировани  задержанных импульсов равной длительности, кратных периоду тактовых из входных сигналов как малой, так и большой длительности и обеспечени  режима делени  тактовой частоты, введены Элемент НЕ, третий и четвертый триггеры, элемент ИЛИ, коммутатор и управл юща  шина, подключенна  к управл ющему входу коммутатора, у которого первый и второй информационные входы подключены соответственно к пр мому выходу первого триггера и выходу
    элемента ИЛИ, выход - к установочному Rвходу второго триггера, инверсный выход которого подключен к установочному Rвходу первого триггера, счетный вход - к
    инверсному выходу четвертого триггера, пр мой выход которого подключен к выходной шине и счетному входу третьего триггера, инверсный выход которого через элемент И подключен к установочному Rвходу N-разр дного регистра сдвига, установочный R-вход- к выходу элемента ИЛИ, входы которого соединены с выходами Nразр дного регистра сдвига, соответствующие выходы которого подключены к
    информационным 1К-входам четвертого триггера, у которого синхронный С-вход подключен к выходу генератора тактовых импульсов и синхронному С-входу N-разр дного регистра сдвига, информационный D-вход которого через элемент НЕ подключен к инверсному выходу первого триггера, пр мой выход которого соединен с установочным R-входом четвертого триггера.
    J1 JLJU1JL.|
    а oiMinni Mini И I И Ml I I nnil
    e n
    Фиг. 3
SU884495783A 1988-10-18 1988-10-18 Устройство дл задержки импульсов SU1713093A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884495783A SU1713093A1 (ru) 1988-10-18 1988-10-18 Устройство дл задержки импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884495783A SU1713093A1 (ru) 1988-10-18 1988-10-18 Устройство дл задержки импульсов

Publications (1)

Publication Number Publication Date
SU1713093A1 true SU1713093A1 (ru) 1992-02-15

Family

ID=21404888

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884495783A SU1713093A1 (ru) 1988-10-18 1988-10-18 Устройство дл задержки импульсов

Country Status (1)

Country Link
SU (1) SU1713093A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1001454, кл. Н 03 К 5/13. 1981.Авторское свидетельство СССР № 1175019,кл. Н 03 К 5/13, 1984."Авторское свидетельство СССР № 1211859.кл. Н 03 К 5/01. 1984.Авторское свидетельство СССР № 1077046, кл. Н 03 К 5/13.1982. *

Similar Documents

Publication Publication Date Title
SU1713093A1 (ru) Устройство дл задержки импульсов
SU790120A1 (ru) Устройство дл синхронизации импульсов
SU1511851A1 (ru) Устройство дл синхронизации импульсов
SU746887A1 (ru) Формирователь одиночных импульсов, синхронизированных тактовой частотой
SU1160550A1 (ru) Формирователь одиночного импульса
SU1734199A1 (ru) Устройство синхронизации импульсов
SU1737738A1 (ru) Селектор информационного сигнала
SU1378029A1 (ru) Устройство дл формировани импульсов
SU1140234A2 (ru) Генератор последовательности импульсов
SU764131A1 (ru) Многоканальный коммутатор с переменным циклом опроса
SU1471186A1 (ru) Устройство дл синхронизации приема асинхронных сигналов
SU684725A1 (ru) Управл емый генератор импульсов
SU1394416A1 (ru) Формирователь импульсов
SU1420653A1 (ru) Устройство дл синхронизации импульсов
SU436341A1 (ru) Устройство для синхронизации двух команд
SU921066A1 (ru) Устройство дл задержки импульсов
SU960820A2 (ru) Многоканальное устройство дл приоритетной селекции импульсов
SU497718A1 (ru) Устройство формировани псевдослучайных сигналов сложной структуры
SU758500A1 (ru) Синхронизатор импульсов
SU843249A1 (ru) Делитель частоты
SU741441A1 (ru) Устройство дл синхронизации импульсов
SU790222A1 (ru) Устройство задержки импульсного сигнала
SU921095A1 (ru) Делитель частоты
SU1085003A1 (ru) Формирователь сигнала опорной частоты
SU1474582A1 (ru) Устройство дл расширени временных интервалов