SU923000A1

SU923000A1 - Умножитель частоты следования импульсов 1

Info

Publication number: SU923000A1
Application number: SU802924854A
Authority: SU
Inventors: Ajdyn R Salaev
Original assignee: Inst Kibernetiki An Azssr
Priority date: 1980-09-02
Filing date: 1980-09-02
Publication date: 1982-04-23

Description

Изобретение относится к автоматике и измерительной технике и может найти применение в устройствах частотноимпульсной и цифровой обработки информации, в частности в цифровых измерителях частоты.

Известен умножитель частоты, содержащий формирователи, делитель опорной частоты, регистры, блоки переноса кода и блок управления [1].

Недостатками известного устройства являются сложность и невозможность умножать частоту на дробный коэффициент.

Наиболее близким техническим решением к изобретению является умножитель частоты следования импульсов, содержащий элемент ИЛИ, коммутатор, сигнальный вход которого соединен с шиной опорной частоты, первый управляющий вход через формирователь импульсов - с входной шиной, первый выход — с входом блока управления, а второй выход - с первым входом счетчика импульсов, второй вход которою соединен с первым выходом блока управления, а выход через соединенные последовательно блок передачи кода,

2

второй вход которого подключен к второму выходу блока управления, и регистр памяти соединен с первым входом цифроуправляемой линии задержки, дополнительные коммутатор, элемент задержки, элемент ИЛИ и выходной

⁵ формирователь [2].

Недостатками известного устройства являются сложность и невозможность умножения частоты следования импульсов на дробный коэффициент умножения.

⁰ Цель изобретения — получение дробного коэффициента умножения при одновременном упрощении устройства.

Поставленная цель достигается тем, что в умножитель частоты следования импульсов, со⁵ держащий элемент ИЛИ и коммутатор, сигналь ный вход которого соединен с шиной опорной частоты, первый управляющий вход через формирователь импульсов - с входной шиной, первый выход - с входом блока управления, а второй выход - с первым входом счетчика импульсов, второй вход которого соединен с первым выходом блока управления, а выход через соединенные последовательно блок пере3

923000

дачи кода, второй вход которого подключен к второму выходу блока управления, и регистр' памяти соединен с первым входом цифроуправляемой линии задержки,, введен блок блокировки, вход которого через элемент ИЛИ соединен с первым управляющим входом коммутатора, второй управляющий вход которого подключен к третьему выходу блока управления, а выход — с вторым входом цифроуправляемой линии задержки, выход которой подключен к второму входу элементу ИЛИ.

На чертеже представлена структурная схема предлагаемого устройства.

-Устройство содержит счетчик 1 импульсов, формирователь 2 импульсов, регистр 3 памяти, блок 4 передачи кода; блок 5 управления, цифроуправляющую линию 6 задержки, коммутатор 7, элемент ИЛИ 8, блок 9 блокировки, состоящий из элемента И 10, одновибраторы 11 и 12.

Устройство работает следующим образом.

Каждый входной импульс умножаемой частоты Г_х через формирователь 2 поступает на первый управляющий вход коммутатора 7 и переключает его в такое состояние, при котором импульсы опорной частоты ί_Οπ, поступающие на сигнальный вход коммутатора, проходят только через его первый выход на вход блока 5 управления.

За время поступления в блок 5 управления импульсов ί_οπ в этом блоке вырабатываются последовательно три сигнала, первый из которых осуществляет передачу кода из счетчика 1 в регистр 3 памяти, второй сигнал — записывает в счетчик 1 число, равное количеству импульсов частоты ΐ_οπ, прошедших на вход блока 5 управления. Одновременно третьим сигналом коммутатор 7 по второму управляющему входу устанавливается в такое состояние, при котором импульсы частоты ί_Οπ проходят только через его второй выход на вход счетчика 1.

За один период Т_х следования умножаемой частоты в счетчике 1 записывается число рав-

где Т_оп — период следования импульсов частоты ί_Οπ·

Импульс с выхода формирователя 2 через первый вход элемента поступает также на вход блока 9 и далее через его. выход — на вход цифроуправляемой линии 6 задержки.

Время задержки ί в линии 6 определяется соотношением

ί = 2 βϊ ΐϊ

где βΐ - разрядная цифра управляющего кода ре гистра₁ памяти, принимающая значения "0” или ”1”;

ΓΪ - время задержки, соответствующее весу разряда.

Минимальная величина задержки в линии 6 выбирается равной Т_оп/К и соответствует единичному состоянию младшего разряда регистра 3 памяти (далее —2ΪΟΠ- ₍ —4ϊθΠ_ . . .

К К

и т.д.). Таким образом, если число в регистре 3 памяти равно т, то (Νχ-ный) импульс на выходе линии 6 относительно ее входа появится с задержкой т Т_оп .

К

Этот импульс поступает на второй вход элемента 8 и может оказаться рядом с входным импульсом ί_χ. Чтобы избежать появления лишнего импульса на выходе устройства, импульс, пришедший на одновибратор 11 в блоке 9 раньше, запускает одновибратор 12, длительность которого превышает возможное запаздывание второго импульса. Импульс с одновибратора 12 закрывает логический элемент 10, препятствуя прохождению второго импульса

на выходе устройства.
Период повторения блока 9 равен	импульсов на	выходе
т м Т°п	Τχ Топ	Т_х
1вых - Νχ -
Топ К	К
К
а частота на выходе устройства
"*вых - К Г_х.

Конструктивное решение предлагаемого умножителя частоты на линиях задержки проще известного устройства и позволяет умножать входную частоту Г_х на любой произвольный коэффициент К, как целый, так и дробный.

Таким образом, одновременно с упрощением, расширяются функциональные возможности устройства.

Claims

Формула изобретения

Умножитель частоты следования импульсов, содержащий элемент ИЛИ и коммутатор, сигнальный вход которого соединен с шиной опорной частоты, первый управляющий вход через формирователь импульсов — с входной шиной, первый выход — с входом блока управления, а второй выход — с первым входом счетчика импульсов, второй вход которого соединен с первым выходом блока управления, а выход через соединенные последовательно блок передачи кода, второй вход которого подключен к второму выходу блока управления, и регистр памяти соединен с первым входом цифроуправляемой линии задержки, отличающийся тем, что, с целью получения дробного коэффициента умножения при одновременном упрощении устройства, в него введен блок блокировки, вход которого через элс923000

5

мент ИЛИ соединен с первым управляющим входом коммутатора, второй управляющий вход которого подключен к третьему выходу блока управления, а выход — с вторым входом цифроуправляемой линии задержки, выход которой подключен к второму входу элемента ИЛИ.