SU1211721A1 - Множительно-делительное устройство - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано в измерительно-информационных системах дл  выполнени  операции умножени  и делени  кодов. Цель изобретени  - упрощение устройства . Устройство содержит делитель частоты, коммутатор, п дешифраторов поддиапазонов, формирователь единичной частоты, генератор тактовых импульсов, суммирующий счетчик, группу элементов И, вычитающий счетчик, дешифратор нул , (n+f) триггеров и элемент ИЛИ. Делитель частоты формирует импульсы с частотой ,,, пр мопропорхщональной коду А.Причем если передаточный коэффициент делител  равен .единице, -то 1, А. Формирователь, подключенный к генератору тактовых импульсов, формирует счетные импульсы с частотой i . В зависимости от положени  переключателей коммутатора импульсы с выходов делител  частоты и формировател  поступают через два элемента И на счетные входы счетчиков. 1 шт. § (О

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано в измерительно-информационных системах дл  вьтолнени  операций умножени  и делени  кодов.

Цель изобретени  - упрощение устройства .

На чертеже представлена функциональна  схема множительно-делитель- ного устройства.

Устройство содержит делитель 1 частоты, установочные входы которого соединены соответственно с шина- ми 2 первого информационного входа устройства, коммутатор 3, п дешифраторов 4 поддиапазонов, формирователь 5 единичной частоты, генератор 6 тактовых импульсов, первый и второй элементы И 7, 8, суммирующий счетчик 9, группу элементов И 10, выходы которых соединены соотв тствен- но с выходными шинами 11 устройства, вычитающий счетчик 12, установочные входы которого соединены соответственно с шинами 13 второго информационного входа устройства, дешифратор 14 нул , триггер 15 и пусковую шину 16, причем формирователь 5 единичной частоты содержит п триггеров 17 и элемент ИЛИ 18, шины 2 первого информационного входа устройства соединены с входами д дешифраторов 4 поддиапазонов, выход делител  1 частоты соединен с первым информационным входом коммутатора 3, второй информационный вход которого соединен с выходом формировател  5 единичной частоты и тактовым входом делител  1 частоты, выход генератора 6 тактовых импульсов соединен со счетным входом первого триггера 17 формировател  5 единичной частоты, первый и второй выходы коммутатора 3 соединены соответственно с первыми вхо дами элементов И 7, 8, вторые входы которых соединены с пр мым выходом триггера 15, выход элемента И 7 соединен со счетным входом суммирующего счетчика 9, разр дные выходы которого соединены с первьми входами элементов И 10 группы, вторые входы которых соединены с выходом дешифратора 14 нул  и входом установки в триггера 15, выход элемента ИЗ соединен со счетным входом вычитающего счетчика 12, разр дные выходы которого соединены с входами дешифратора 14 нул , пускова  шина 16

212

устройства - с входом сброса сумми рующего счетчика 9, входами управлени  записью делител  1 частоты и вычитающего счетчика 12, и с входом установки в 1 триггера 15, выходы п дешифраторов 4 поддиапазонов соединены соответственно с входами установки в О п триггеров 17 формировател  5 единичной частоты,

причем пр мой выход каждого предыдущего триггера I7 соединен со счетным входом последующего триггера 17, счетные входы триггеров 17 с первого по п-ый и пр мой выход п-го триггера 17 - с входами элемента ИЛИ 18, выход которого  вл етс  выходом формировател  5 единичной частоты.

Устройство работает следующим образом .

В исходном состо нии схемы триггер 15 находитс  в положении О, элементы И 7 и 8, управл емые этим триггером, закрыты и не пропускают импульсы.на счетные входы соответствующих счетчиков 9 и 12. В момент по влени  запускающего импульса на пусковой шине 16 устройства триггер 15 устанавливаетс  в положение 1, при этом одновременно данный

импульс сбрасывает в нулевое положение суммирующий счетчик 9 и разрешает запись в вычитающий счетчик 12 кода Б с второго информационного входа 13 устройства, этот же импульс сбрасьшает в нулевое положение делитель 1 частоты и разрешает запись кода А с первого информационного входа 2 устройства, элементы И 7 и 8 начинают пропускать импульсы

на счетные входы счетчиков 9 и 12, так как на их управл ющие входы подаетс  разрешаюш 1й потенциал с выхода триггера 15.

Делитель I частоты формирует импульсы с частотой f,, пр мопропорциональ- ной коду А, причем если передаточный коэффициент делител  равен 1, то i,, А. Формирователь 5, подключенный к генератору 6 тактовых

импульсов, формирует счетные импульсы с частотой f. В зависимости от положени  переключателей коммутатора 3 импульсы с выходов делител  1 частоты и формировател  5 поступают

через элементы И 7 и 8 на счетные входы счетчиков 9 и 12.

Если переключатели коммутатора 3 наход тс  в положении Умножеиие,

31

то импульсы с частотой f, , проход  через открытый элемент И 7, начинают заполн ть суммирующий счетчик 9, а импульсы с частотой f, проход  через открытый элемент И 8, вычитают код Б, наход щийс  в счетчике 12. Через интервал времени ut, равньй

At

содержимое счетчика 12 достигает нул ,что фиксирует дешифратор 14,ииг- пульс с выхода которого возвращает триггер 15 в нулевое состо ние (при этом элементы И 7 и 8 вновь закрываютс  и прекращаетс  поступление импульсов на счетчики 9 и 12) и разрешает считьшание содержимого счет- .чика .9 через группу элементов И 10 на выходную шину П устройства. При этом код счетчика 9 N f, at, атак как f, А, At пропорционально Б, то при f2 1 получаем N А -Б.

Если переключатели коммутатора 3 наход тс  в положении Деление, то импульсы с частотой f, через элемент И 8 поступают на счетный вход счетчика 12, вычита  содержащийс  в нем код Б, а импульсы с частотой f через элемент И 7 поступают на счетный вход счетчика 9. Дальнейша  последовательность операций аналогична рассмотренной , т.е. в момент обнулени  счетчика 12 (через интервал времени

-г- с момента по влени  А

импульса на пусковой шине 16} сраба- тьгоает дешифратор 14, импульс с выхода которого возвращает триггер 15 в нулевое состо ние, разрешает считывание содержимого счетчика 9 через группу элементов И 10 на выходную ши ну 11 устройства и т.д. Код в счетчике 9 в момент срабатывани  дегаиф- ратора 14 равен результату выполн ем мой в данном режиме операции, т.е.

N it - f, ..

Значение числа А может находитьс  в одном из следующих поддиапазонов:

1-й О А 0,125 А,,,; 2-й 0,125 ,, сА 0,25 ,; 3-й 0,25 ,, .А 0,5. 4-й 0,5 А,А ,,

В зависимости от значени  А сраба- тьшают те или иные дешифраторы 4, 42 ... 4„ поддиапазонов (,, где п - число поддиапазонов, в рас-

11721

сматриваемом случае , ). Эти дешифраторы управл к1т формирователем 5 таким образом, чтобы обеспечить требуемый коэффициент делени  часто5 ты тактовых импульсов.

Если значение А находитс  в первом поддиапазоне, то ни один из дешифраторов поддиапазонов не cpa6ai тьюает. Запрещающий потенциал с вы10 хода дешифратора (,.... р-1) блокирует триггер 17 формировател  5 по входу установки в О. Таким образом, счетные триггеры 17, соединенные последовательно, в данном

t5 поддиапазоне блокируютс . На их выходах , св занных с соответствующими входами элемента ИЛИ 18, формируетс  потенциал уровнем логического нул . Тактовые импульсы генератора 6 че20 рез элемент ИЛИ 18 поступают на выход формировател  5, т.е. частота F этих импульсов не измен етс  (fe F)

Если значение А находитс  во вто25 ром поддиапазоне, то срабатывает дешифратор 4 J и на его выходе формируетс  сигнал, снимающий блокировку триггера I7 . В результате триггер 17, включаетс  в режим деле30 ни  частоты импульсов, поступающих на его вход С, с коэффициентом делени , равным двум. Остальные триггеры по-преннему блокированы дешифраторами 4 и 4q. Тактовые импульсы генератора 6 и импульсы с выхода тригге- ра 17, поступают на входы элемента ИЛИ 18, с выхода которого снимаютс  импульсы с частотой F/2, т.е. в данном случае

35

40

f, F/2.

Если значение А находитс  в третьем поддиапазоне, то срабатывают дешифраторы 4I и 42 и на их выходах формируютс  сигналы, снимающие блокировку триггеров 17 и 17. В результате триггер 17,включаетс  в режим делени  частоты импульсов, поступающих на его вход С с выхода предьщу- щего триггера 17. Триггер 17 попрежнему блокирован дешифратором 4,. Тактовые импульсы генератора 6, им- пульСы с выходов триггеров 17, и 17j поступают на входы элемента ИЛИ 18, с выхода которого снимаютс  импульсы с частотой F/4, т.е. в данном случае выполн етс  .

Если значение А находитс  в четвертом поддиапазоне, то срабатывают

все три дешифратора 4,, Ад и i на их выходах формируютс  сигналы, снимающие блокировку триггеров 17, , 17g и 17,. В результате триг- гер 17, включаетс  в режим делени  частоты импульсов, поступающих на его вход С с ныхода предьщущего триггера 17. Теперь в рабочем режиме находитс  вс  линейка счетных триггеров формировател  5. Тактовые импульсы генератора 6 и импульсы с выходов триггеров поступают на входы элементы ИЛИ 18, с выхода которого снимаютс  импуль- сы с частотой F/8, т.е. в данном случае .При необходимости увеличени  поддиапазонов (т 4) в устройство без изменени  логики его работы ввод т- с  один дешифратор 4 и один счетный триггер 17 (в формирователе 5) на каждый новый поддиапазон, при этом элемент ИЛИ 18 формировател  5 выполн етс  многовходовым с числом вхо- ДОН, равным числу поддиапазонов.

Claims (1)

1. Формула изобретени 

   Множительно-делительное устройство , содержащее генератор такто- вых импульсов, делитель частоты, ti дешифраторов поддиапазонов, коммутатор , первый и второй элементы И, суммирующий счетчик, вычитающий счетчик, дешифратор нул , триггер, группу элементов И и формирователь единичной частоты, содержащий п триггеров и элемент ИЛИ, выход которого  вл етс  выходом формировател  единичной частоты, причем шины пер- вого информационного входа устройства соединены соответственно с установочными входами делител , частоты и входами п дешифраторов поддиапазонов , выход делител  частоты сое- динен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом

   фо ; 1ировател  .единичной, частоты и тактовым входом делител  частоты, выход генератора тактовых импульсов соединен со счетным входом первого триггера формировател  единичной частоты, первый и второй выходы коммутатора - соответственно с первы ми входами первого и второго элементов И, вторые входы которых соединены с пр мым выходом триггера, выход первого элемента И соединен со счетным входом суммирующего счетчика , разр дные выходы которого соединены с первыми .входами элементов И группы, вторые входы которых соединены с выходом дешифратора нул  и входом установки в О триггера, выходы элементов И группы соединены соответственно с выходными шинами устройства, шины второго информационного входа устройства - соответственно с установочными входами вычитающего счетчика, счетньй вход которого соединен с выходом второго элемента И, разр дные выходы вычитающего счетчика соединены с входами дешифратора нул , пускова  шина устройства - с входом сброса сз ммиру ющего счетчика, входами управлени  записью делител  частоты и вычитающего счетчика и с входом установки в 1 триггера, о тличающ.е- е с   тем, что, с целью упрощени - устройства, выходы И дешифраторов поддиапазонов соединены соответственно с входами установки в О

   h триггеров формировател  единичной частоты, причем пр мой выход каждого i -го триггера формировател  единичной частоты, где i 1,

   ..., л-1, соединен со счетным входом (i+l)-ro триггера формировател  единичной частоты, счетные входы триггеров с первого по П-и и пр мой выход h-го триггера соединены с входами элемента ИЛИ формировател  единичной частоты устройства.

   JL &

   Оэ

   н

   VN

   Csj

   Составитель В.Гусев Редактор НЛИвьщка  Техред 3.Палий Корректор Л. Пилипенко

   Заказ 641/53 Тираж 673Подписное

   ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Филиал ППП Патент, г.Ужгород, ул.Проектна ,4

   9

   N

   c

   4-e

   гз

   V«v

   J

   33

   «

   Tl

   «kc tj

   J .

   4