SU943980A1

SU943980A1 - Устройство дл контрол @ -канальной системы управлени вентильным преобразователем

Info

Publication number: SU943980A1
Application number: SU803215016A
Authority: SU
Inventors: Олег Никитович Антоненко; Наум Борисович Клойз
Original assignee: Научно-Исследовательский Электротехнический Институт Производственного Объединения "Хэмз"
Priority date: 1980-12-08
Filing date: 1980-12-08
Publication date: 1982-07-15

Description

(5) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ п-КАНАЛЬНОЙ СИСТЕМЫ УПРАВЛЕНИЯ ВЕНТИЛЬНЫМ ПРЕОБРАЗОВАТЕЛЕМ

1

Изобретение относитс к электротехнике и может быть применено в системах защиты и управлени вентильными преобразовател ми.

Известно устройство контрол неисправности импульсного фазосмещающего устройства управлени вентильным преобразователем, содержащее цепь разр да конденсатора, синхронизируемую фазосдвигающйм блоком и Дискриминатор по уровню S Недостатком известного устройства вл етс относительно большое врем обнаружени неисправности, достигающее длительности полупериода напр жени сети.

Наиболее близким к изобретению по технической сущности вл етс устройство дл контрол п-канальной системы управлени вентильным преобразователем , содержащей формирователи импульсов управлени по числу выходов , состо щее из R -триггера и п

каналов,, каждый из которых содержит блок логической равнозначности, образованный двум двухвхрдовыми элементами И, выходами подключенными к соответствующим входам элемента ИЛИ 2.

Недостатком известного устройст-, ва вл етс низка надежность контрол , обусловленна задержкой сигнала на его выходе на одну шестую часть периода напр жени сети.

Цель изобретени - повышение надежности контрол исправности системы управлени вентильным преобразователем .

Поставленна цель достигаетс тем, что устройство снабжено элементом задержки заднего фронта импульса , элементами задержки состо ни логической равнозначности в каждом канале и дополнительным элементом И, а один элемент И в каждом блоке логической равнозначности выполнен с

инверсныни входами, причем первые инверсные входы одного и вторЪ1е входы другого элементов И блоков логической равнозначности подключен к элементу задержки заднего фронта импульсов , вход которого предназначен дл подключени ко входам формирователей импульсов управлени , соединенным в одну точку, вторые инверсные входы одного и первые входы другого элементов И блоков логической равнозначности предназначены дл подключени к выходу формировате .л импульсов управлени соответствующего канала, выходы блоков логической равнозначности каждого кана/ia через элементы задержки состо ни логической равнозначности подключены к соответствующему входу дополнигельного элемента И, шиходом подключенного к RS-триггеру,

На чертеже представлена структурна схема устройства дл контрол п-канальной системы управлени вентильным преобразователем.

Устройство содержит п каналов, каждый из которых содержит блок 1 логической равнозначности, образованный двум двухвходовык 1 элементами И 2 и 3, выходами подключенными к соответствующим входам элемента ИЛИ k, который через элемент 5 задержки состо ни логической равнозначности подключен к соответствующему входу дополнительного элемента И 6, выходом подключенного к установочному входу RS-триггера 7- Элемент

8задержки заднего фронта импульса выходом подключен к первым инверсным входам одного и вторым входом другого элементов И 2 и 3 блоков 1 логической равнозначности, а вход его предназначен дл подключени к соединенным вместе входам формирователей 9 импульсов управлени / Вторые инверсные входы одного и первые входы другого элементов И 2 и 3 блоков

1 логической равнозначности в каждом цэнале соединены вместе.и предназначены дл подключени к выходу фор мровател импульсов управлени соотлетствующего канала.

Устройство работает следующим образом.

Выходные импульсы формирователей

9импульсов управлени сравниваютс в блоках 1 логической равнозначности с задержанным по заднему фронту импульсом управлени с элемента 8 задержки по заднему фронту импульса . При этом на выходе блока 1 логической равнозначности первого канала присутствует логическа единица , так как .уг задержка времени элемента 8 задержки по заднему фронту импульса установлена соответствующей по величине, а на выходе блока

1 логической равнозначности к-ого канала присутствует ложный сигнал неравнозначности , т. е. логический нуль. Поэтому, дл исключени ложного срабатывани сигналы с блоков

1 логической равнозначности задерживают на соответствующую величину времени с помощью элементов 5 задержки состо ни логической равнозначности в каждом канале. .

Задержанные таким образом сигналы с блоков 1 логической равнознач ,ности поступают на соответствующие входы дополнительного элемента И 6. В случае прохождени через все формирователи 9 импульсов управлени импульсов управлени на выходе дополнительного элемента И 6 присутствует сигнал логическа единица который не мен ет состо ни триггера

7. В случае неисправности одного из каналов системы управлени на выходе соответствующего блока логической равнозначности по вл етс логический нуль. Соответственно на выходе

дополнительного элемента И по вл етс логический нуль, который перебрасывает RS-триггер 7. Сигнал с выхода RS-триггера 7 подтверждает аварийное состо ние системы управлени . Быстродействие обнаружени неисправности определ етс дискретностью высокочастотного заполнени импульса управлени .

Таким образом, изобретение обеспечивает повышени быстродействи контрол неисправности.системы управлени вентильным преобразователем.

Применение изобретени позвол ет повысить надежность контрол исправности системы управлени вентильным преобразователем за счет увеличени быстродействи .

Claims

Формула изобретени

Устройство дл контрол п-канальной системы управлени вентильным преобразователем , содержащей формирова тели импульсов управлени по числу выходов, состо щее из RS-триггера и п каналов, каждый из которых содержит блок логической равнозначности, образованный двум двухвходовыми эле ментами И,выходами подключенными к с ответствующим входам элемента ИЛИ, отличающеес тем, что, с целью повышени надежности контрол , оно снабжено элементом задержки заднего фронта импульса, элементами задержки состо ни логической равнозначности в каждом канале и дополнительным элементом И, а один элемент И в каждом блоке логической равнозначности выполнен с инверсными входами, причем первые инверсные входы одного и вторые входы другого элементов И блоков логической равнозначности подключены к элементу задержки заднего фронта импульсов. 0 вход которого предназначен дл подключени ко входам формирователей импульсов управлени , соединенным в одну точку, вторые инверсные входы одного и первые входы другого элементов И блоков логической равнозначности предназначены дл -подключени к выходу формировател импульсов управлени соответствующего канала, выходы блоков логической равнозначности каждого каналу через элементы задержки состо ни логической равнозначности подключены к соответствующему входу дополнительного элемента И, выходом подключенного к RS-триггеру. Источники информации, прин тые во внимание при экспертизе 1.За вка Японии ff , кл. Н 02 М 1/08, 1977.
2.Авторское свидетельство СССР № 535657, кл. Н 02 Н 7/10, 1972.