RU2085029C1 - Коммутатор - Google Patents
Коммутатор Download PDFInfo
- Publication number
- RU2085029C1 RU2085029C1 RU94012029A RU94012029A RU2085029C1 RU 2085029 C1 RU2085029 C1 RU 2085029C1 RU 94012029 A RU94012029 A RU 94012029A RU 94012029 A RU94012029 A RU 94012029A RU 2085029 C1 RU2085029 C1 RU 2085029C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- bus
- clock pulses
- counter
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относится к импульсной технике, в частности к коммутаторам, и может быть использовано в цифровых системах передачи. Коммутатор содержит элементы 2И-ИЛИ 1, 7, 8, 9, элементы НЕ 3, 4, 10, счетчики импульсов 11, 12, тактовые шины 5, 6, шины управления 13, 14, шину установки 15. 1 ил.
Description
Изобретение относится к импульсной технике, в частности к коммутаторам, и может найти применение в цифровых системах передачи.
Цель изобретения повышение помехоустойчивости, повышение быстродействия и повышение точности передачи коммутируемых тактовых импульсов.
На чертеже приведена электрическая функциональная схема устройства.
Коммутатор содержит первый элемент 2И-ИЛИ 1, выход которого соединен с выходной шиной 2, первый вход с выходом первого элемента НЕ 3, второй элемент НЕ 4, первую и вторую шины тактовых импульсов 5 и 6, второй, третий, четвертый элементы 2И-ИЛИ 7, 8, 9, третий элемент НЕ 10, два счетчика импульсов 11, 12, две шины управления 13, 14 и шину установки 15, причем первый вход первого элемента 2И-ИЛИ 1 соединен с первым входом второго элемента 2И-ИЛИ 7, второй вход с первым входом третьего элемента 2И-ИЛИ 8, со вторым входом второго элемента 2И-ИЛИ 7, с первой шиной управления 13 и входом второго элемента НЕ 4, выход которого соединен с третьим входом второго элемента 2И-ИЛИ 7, вторым входом третьего элемента 2И-ИЛИ 8 и с третьим входом первого элемента 2И-ИЛИ 1, четвертый вход которого соединен с инверсным выходом первого счетчика импульсов 11, прямой выход которого соединен с третьим входом третьего элемента 2И-ИЛИ 8, выход которого соединен с первым входом четвертого элемента 2И-ИЛИ 9, выход которого соединен со входом первого элемента НЕ 3, второй вход подключен к выходу третьего элемента НЕ 10, вход которого соединен с второй шиной управления 14 и с третьим входом четвертого элемента 2И-ИЛИ 9, четвертый вход которого соединен с первой шиной тактовых импульсов 5, причем вторая шина тактовых импульсов 6 соединена со счетным входом второго счетчика импульсов, вход сброса которого соединен с шиной установки 15 и входом сброса первого счетчика импульсов, счетный вход которого соединен с выходом второго элемента 2И-ИЛИ 7, четвертый вход которого соединен с инверсным выходом второго счетчика импульсов 12, прямой выход которого соединен с четвертым входом третьего элемента 2И-ИЛИ 8.
Работа предлагаемого коммутатора происходит следующим образом.
Предлагаемый коммутатор осуществляет коммутацию тактовых импульсов, поступающих по входным шинам 6 и 5 тактовых импульсов, с помощью сигналов, подаваемых на входную шину 13 управляющего сигнала и на входную шину 14 управляющего сигнала.
При подаче логического "0" на входную шину 14 управляющего сигнала пропускание тактовых импульсов входной шины 5 тактовых импульсов на выход элемента 2И-ИЛИ 1 запрещается. В этом случае при подаче логического "0" на входную шину 14 управляющего сигнала на выходе элемента НЕ 4 устанавливается уровень логической "1", который подается на элементы 2И-ИЛИ 1, 8 и 7. Логический "0" с входной шиной 4 управляющего сигнала, поступающий на элементы 2И-ИЛИ 1, 8 и 7 запрещает прохождение тактовых импульсов с выхода счетчика 12, с прямого выхода счетчика 11 и выхода счетчика 11 на выходную шину 2.
Тактовые импульсы с прямого выхода первого счетчика 12 поступают на элемент 2И-ИЛИ 8, в котором на тот же элемент И подается уровень логической единицы с элемента НЕ 4. Благодаря этому тактовые импульсы поступают на выход элемента 2И-ИЛИ 8 и проходят через элемент 2И-ИЛИ 7 и элемент НЕ 3 на элементы 2И-ИЛИ 1 и 7. В связи с тем, что на тот же элемент И элемента 2И-ИЛИ 7 подается уровень логической "1" с выхода элемента НЕ 4 тактовые импульсы поступают на выход элемента 2И-ИЛИ 7, с которого они подаются на счетный вход счетчика 11. На выходе счетчика 11 формируются тактовые импульсы, которые через элемент 2И-ИЛИ 1 проходят на выходную шину 2.
При подключении входной шины 13 управляющего сигнала к логической "1" разрешается прохождение тактовых импульсов с выхода счетчика 12 через элемент 2И-ИЛИ 7 на счетный вход счетчика 11. С прямого выхода счетчика 11 разрешается прохождение тактовых импульсов через 2И-ИЛИ 8 и 9 через элемент НЕ 3 и через элемент 2И-ИЛИ 1 на выходную шину 2.
При подключении входной шины 14 к логической "1" на выходе элемента НЕ 10 устанавливается уровень логического "0", который запрещает прохождение на выходную шину 2 тактовых импульсов с счетчика 12. В этом случае коммутируются тактовые импульсы, поступающие на входную шину 5 тактовых импульсов при логической "1" на входной шине 13 управляющего сигнала или тактовые импульсы с выхода счетчика 11 при логическом "0" на входной шине 13 управляющего сигнала.
Claims (1)
- Коммутатор, содержащий первый элемент 2И ИЛИ, выход которого соединен с выходной шиной, первый вход с выходом первого элемента НЕ, второй элемент НЕ, первую и вторую шины тактовых импульсов, отличающийся тем, что в него введены второй, третий и четвертый элементы 2И ИЛИ, третий элемент НЕ, два счетчика импульсов, две шины управления и шина установки, причем первый вход первого элемента 2И ИЛИ соединен с первым входом второго элемента 2И ИЛИ, второй вход с первым входом третьего элемента 2И ИЛИ, вторым входом второго элемента 2И ИЛИ, первой шиной управления и входом второго элемента НЕ, выход которого соединен с третьим входом второго элемента 2И ИЛИ, вторым входом третьего элемента 2И ИЛИ и третьим входом первого элемента 2И ИЛИ, четвертый вход которого соединен с инверсным выходом первого счетчика импульсов, прямой выход которого соединен с третьим входом третьего элемента 2И ИЛИ, выход которого соединен с первым входом четвертого элемента 2И - ИЛИ, выход которого соединен с входом первого элемента НЕ, второй вход подключен к выходу третьего элемента НЕ, вход которого соединен с второй шиной управления и третьим входом четвертого элемента 2И ИЛИ, четвертый вход которого соединен с первой шиной тактовых импульсов, причем вторая шина тактовых импульсов соединена со счетным входом второго счетчика импульсов, вход сброса которого соединен с шиной установки и входом сброса первого счетчика импульсов, счетный вход которого соединен с выходом второго элемента 2И ИЛИ, четвертый вход которого соединен с инверсным выходом второго счетчика импульсов, прямой выход которого соединен с четвертым входом третьего элемента 2И ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU94012029A RU2085029C1 (ru) | 1994-04-06 | 1994-04-06 | Коммутатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU94012029A RU2085029C1 (ru) | 1994-04-06 | 1994-04-06 | Коммутатор |
Publications (2)
Publication Number | Publication Date |
---|---|
RU94012029A RU94012029A (ru) | 1995-08-20 |
RU2085029C1 true RU2085029C1 (ru) | 1997-07-20 |
Family
ID=20154430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU94012029A RU2085029C1 (ru) | 1994-04-06 | 1994-04-06 | Коммутатор |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2085029C1 (ru) |
-
1994
- 1994-04-06 RU RU94012029A patent/RU2085029C1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР N 1541763, кл. H 03 K 17/00, 1988. Авторское свидетельство СССР N 1559400, кл. H 03 K 17/00, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960042413A (ko) | 데이터 처리 시스템 | |
RU2085029C1 (ru) | Коммутатор | |
SU943980A1 (ru) | Устройство дл контрол @ -канальной системы управлени вентильным преобразователем | |
RU2022325C1 (ru) | Струйный триггер | |
KR960027338A (ko) | 암 쇼트 보호장치 | |
SU1624451A1 (ru) | Двухвходовое устройство приоритета | |
SU1621143A1 (ru) | Триггер IK-типа | |
RU2010314C1 (ru) | Устройство для контроля импульсных последовательностей | |
SU758515A1 (ru) | Дешифратор | |
SU1045395A1 (ru) | Многофункциональный логический модуль | |
SU970372A1 (ru) | Многоканальное приоритетное устройство | |
SU1287265A1 (ru) | Устройство дл контрол периода импульсной последовательности | |
RU2042265C1 (ru) | Селектор импульсов по длительности | |
SU1191828A1 (ru) | Устройство контрол направлени вращени и угла поворота | |
RU2090971C1 (ru) | Устройство для выделения первого импульса из серии | |
SU1182632A1 (ru) | Триггерное устройство | |
SU1309286A2 (ru) | Устройство дл контрол импульсов | |
KR860008687A (ko) | 지속기간-감지 디지탈 신호 게이트 | |
SU1007196A1 (ru) | Сенсорный переключатель | |
SU1336229A1 (ru) | Триггерное устройство с защитой от импульсных помех | |
SU1176252A1 (ru) | Устройство дл определени направлени вращени | |
SU1686443A1 (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
SU1069138A1 (ru) | Триггерное устройство | |
SU1102039A1 (ru) | Устройство дл контрол распределител | |
SU1444955A1 (ru) | Устройство дл приема информации |