SU758515A1 - Дешифратор - Google Patents

Дешифратор Download PDF

Info

Publication number
SU758515A1
SU758515A1 SU772525188A SU2525188A SU758515A1 SU 758515 A1 SU758515 A1 SU 758515A1 SU 772525188 A SU772525188 A SU 772525188A SU 2525188 A SU2525188 A SU 2525188A SU 758515 A1 SU758515 A1 SU 758515A1
Authority
SU
USSR - Soviet Union
Prior art keywords
decoder
counter
output
diodes
input
Prior art date
Application number
SU772525188A
Other languages
English (en)
Inventor
Эрлен Ошерович Вольфовский
Иван Игнатьевич Трофимов
Василий Филиппович Малеев
Original Assignee
Предприятие П/Я А-7160
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7160 filed Critical Предприятие П/Я А-7160
Priority to SU772525188A priority Critical patent/SU758515A1/ru
Application granted granted Critical
Publication of SU758515A1 publication Critical patent/SU758515A1/ru

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

Изобретение относитс  к автомати ке и вычислительной технике и может быть использовано в цифровых устрой ствах различного назначени , например в электронных коммутаторах, в программных устройствах, в преобразовател х и т.д. Известен дешифратрр, содержащий сигнальные шины, которые непосредственно соединены с резисторами, а через основные диода - с соответствующими выходами счетчика, причем другие выводы резисторов соединены друг с другом и с шиной питани , а кажда  из шин соединена через вспом гательные диоды со входом выходного клапана 1 . Однако такое устройство отличаетс  невысокой надежностью и ограни ченными функциональными возможност  ми. Известен дешифратор, содержащий вертикальные шины, подключенные к соответствующим выходам счетчика и через основные диоды р- к сигнальным шинам, кажда  из которых соединена с первым выводом соответствующего р зне тора, вторые выводы каждого из ко торых объединены,и элемент задержки подключенный между входами дешифратора и счетчика 2. . Однако такое устройство не отличаетс  высокой надежностью и потребл ет значительную мощность. Цель изобретени  - повышение надежности и снижение потребл емой мощности . Это достигаетс  тем, что в дешифратор, содержащий вертикальные шины, подключенные к соответствующим выходам счетчика и через основные диоды - к сигнальным шинам, кажда  из которых соединена с первым выводом соответствующего резистора, вторые выводы каждого из которых объединены, и элемент задержки, подключенный между входами дешифратора и счетчика, дополнительно введены входной и выходные формирователи импульсов и компенсирующие диоды, причем вход входного формировател  подключен к входу дешифратора, первый выход входного формировател  соединен с шиной питани , а второй выход со вторыми выводами упом нутых резисторов , параллельно каждому из вторых включен встречно основным диодам компенсирующий диод,а сигнальные шины через выходные формирователи подключены к соответствующим выходам дешифратора,
На чертеже дана функциональна  схема дешифратора.
Устройство содержит сигнальные шины 1-3, резисторы 4, основные
диоды 5, счетчик 6, компенсирующие диоды 7, входной формирователь 8 импульсов, выходные формирователи 9 импульсов, элемент 10 задержки, вход 11 дешифратора, шину 12 питани , выходы 13-16 счетчика б, выходы 17 дешифратора .
В исходном состо. нии счетчик 6 находитс  в состо нии О, при этом подготовлена сигнальна  шина 1, сое- диненна  с выходами 13, 15-счетчика 6 (соединение основных диодов 5 показано дл  случа  выполнени  счетчика б на полупроводниковых элементах с р-п-р-проводимостью), а сигнальные шины 2, 3 не подготовлены, Отрицательным илэтенциалом выходов 13, 15 счетчика 6 основные диоды 5 сигнальной шины 1 удерживаютс  в закрытом -состо нии, а компенсирующий диод 7 сигнальной шины 1 - в открытом состо нии, при этом через него проз екают обратные токи основных диодов 5 этой сигнальной шины. На сигнальной шине 2 в закрытом состо нии находитс  один основной диод 5, соединенный с.выходом 15 счетчика 6. Обратный ток этого диода прохсСдит через основной диод 5, соединенный с выходом 14 счетчика 6, а также через компенсирующий диод 7 этой сигнальной шины, через выходную обмотку входного формирова тел  8 импульсов и через,шину 12 питани .
С поступлением импульса на вход 11 дешифратора на выходе входного формировател  8 импульсов формируетс  отрицательный импульс, который запирает компенсирующие диоды 7 на всех сигнальных шинах 1-3 и проходит на вход выходного формировател  9 импульсов, соединенного с подготовленной сигнальной шиной 1, а с выхода выходного формировател  9 импульсов - на соответствующий выход 17 дешифратора. Через элемент 10 задержки входной импульс поступает на вход счетчика 6 и измен ет его состо ние на 1 . Отрицательным потенциалом с выходов 14, 15 счетчика 6 подготавливаетс  сигнальна  шина .2 дешифратора , при этом основнойдиод 5, соединенный с выходом 14 счетчика 6, переходит в закрытое состо ние. Обратные токи основных диодов 5, соединенных с сигнальной шиной 2, также шунтируютс  компенсирующим диодом 7.сигнальной шины 2, Тем самым исключаетс  фо мирование .импульса помехи на резистре 4 в мсмент подготовки сигнальной шины 2,
Таким образом, в предлагаемом дешифраторе за счет введени  компенсир
кздик диодов 7, соединенных параллельно резисторам 4, осуществл етс  игунтирование обратных токов основных диолов 5 и исключаетс  формирование помех в момент подготовки сигнальных шин 1-3 дешифратора. Дешифратор сохран ет работоспособность и в случае, если один или несколько основных диодов 5 имеют завышенные обратные токи , В св зи с этим сигнальные шины 1-3 дешифратора непосредственно соедин ютс  со входами выходных формирователей 9 импульсов, что упрощает дешифратор и расшир ет его функциональные возможности при любом количестве разр дов счетчика б,
За счет того, что опрос сигнальных шин 1-3 дешифратора осуществл етс  импульсом, сдвинутым во времени относительно импульса на входе счетчика б фор 5ирование импульса на сигнальных шинах 1-3 дешифратора осуществл етс  после переходных процессов в счетчике б. Тем самым осуществл етс  стробирование выходов дешифратора безвведени  дополнительных элементов И на его выходе, что повышает надежность дешифратора.
Дешифратор может быть использован и дл  формировани  потенциальных сигналов . В этом случае обща  точка резисторов 4 и компенсиругацих диодов 7 соедин етс  с шиной питани .

Claims (1)

1.Клейн М. и др. Цифрова  техника дл  вычислений и управлени . Mi, Иностранна  литаоатура, 1960, с, 250f фиг, 12.6,,,,
2,Зимин , Электронные вычислительные машины, l/, Машиностроение, 1971, с,696, рис,101 (прототип).
17
11 О (О
16
15.
13
п
SU772525188A 1977-09-12 1977-09-12 Дешифратор SU758515A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772525188A SU758515A1 (ru) 1977-09-12 1977-09-12 Дешифратор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772525188A SU758515A1 (ru) 1977-09-12 1977-09-12 Дешифратор

Publications (1)

Publication Number Publication Date
SU758515A1 true SU758515A1 (ru) 1980-08-23

Family

ID=20725223

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772525188A SU758515A1 (ru) 1977-09-12 1977-09-12 Дешифратор

Country Status (1)

Country Link
SU (1) SU758515A1 (ru)

Similar Documents

Publication Publication Date Title
SU758515A1 (ru) Дешифратор
SU473181A1 (ru) Устройство дл сравнени двоичных чисел
SU729584A1 (ru) Устройство дл ввода информации
SU667966A1 (ru) Устройство дл сравнени чисел
SU754408A1 (ru) УСТРОПСТВО для СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ С ДОПУСКАМИ1
SU896764A1 (ru) Устройство дл приема дискретной информации
SU1193658A1 (ru) Устройство дл сравнени двоичных чисел
SU399854A1 (ru) В пт&
SU476686A1 (ru) Устройство дл устранени сбоев триггера
SU1040481A1 (ru) Устройство дл ввода информации
SU1285489A1 (ru) Усредн ющее устройство
SU847504A1 (ru) Устройство дл получени разностнойчАСТОТы иМпульСОВ
SU1441483A1 (ru) Устройство дл кодировани информации
SU1555835A1 (ru) Устройство дл синхронизации импульсов
SU671034A1 (ru) Делитель частоты импульсов на семь
SU1221720A1 (ru) Формирователь импульсов
SU643868A1 (ru) Вычислительное устройство
SU1691953A1 (ru) Логический элемент
SU1078613A1 (ru) Устройство дл преобразовани кодов
SU477441A1 (ru) Устройство дл регулировани чувствительности тракта передачи информации
SU450162A1 (ru) Перестраиваемый фазо-импульсный многоустойчивый элемент
SU466508A1 (ru) Устройство дл сравнени двоичных чисел
SU1027812A1 (ru) Преобразователь дополнительного кода в частоту следовани импульсов
SU528689A1 (ru) Триггер со счетным входом
SU783993A1 (ru) Управл емый делитель частоты