SU383047A1 - Устройствю для переключения каналов вычислительной системы - Google Patents

Description

)1

Изобретение может быть использовано в цифровой вычислительной технике.

Известное устройство дл  переключени  каналов вычислительной системы содержит логический коммутатор и мажоритарный блок, осуществл ющий поразр дное мажоритирование результатов, выдаваемых каналами вычислительной системы. Однако в таком устройстве при отказе (сбое) двух и более каналов и в случае, если система контрол  не обнаруживает один из них, на выходе мажоритарного органа по вл етс  неправильный результат.

Цель изобретени  - повышение надежности .

Дл  этого в .предлагаемое устройство введены мажоритарный блок сравнени , входы которого соединены с информационными выходами каналов, и блок анализа, первые входы Которого св заны с контрольными выходами каналов, вторые 1входы - с выходами мажоритарного блока, а выходы - со вторыми входами коммутатора каналов.

На фиг. 1 представлена блок-схема предлагаемого устройства вместе с трем  каналами вычислительной системы (ВС); на фиг. 2 - его функциональна  схема.

Устройство дл  переключени  каналов ВС/ содержит мажоритарный блок 2, блок анализа и коммутатор 4 каналов. Мажоритарный

2

блок попарно сравнивает результаты, поступающие из отдельных каналов и вырабатывает три сигнала сравнени . Блок анализа по сигналам с выхода мажоритарного блока и

систем 5 контрол  каналов вырабатывает управл ющие сигналы, поступающие в коммутатор кана1лов. Последний осуществл ет подключение выхода одного из каналов 6 к выходу ВС по сигналам с блока анализа 3.

Устройство работает следующим образом.

Результаты решени  в каждом из каналов ВС фиксируютс  в их выходных регистрах 7, 8 и 9. Триггеры 10, 11 и 12 мажоритарного блока устанавливаютс  в нулевое состо ние

сигналом, поступающим на вход 13 из блока управлени  ВС.

По сигналам СИ, СИз, поступающп.м из блока управлени  ВС на входы 14, 15 и 16 мажоритарного блока, результаты попарно

выдаютс  через схемы «И 17, 18 и 19 на схему сравнени  20. При совпадении кодов результатов во всех разр дах схема сравнени  вырабатывает сигналы сравнени , которые через сборку 21 и соответствующие схемы «И

22, 23 и 24 фиксируютс  в триггерах 10, 11 и 12 мажоритарного блока.

Если- совпадают хот  бы два из трех результатов па выходе элементов «ИЛИ 25, 26 и 27 блока анализа вырабатываютс  сигналы

исправности, а на 1выходах элементов «НЕ

28, 29 и 30-сигналы неисправности соответствующих «аналов.

Сигналы исправности (неисправности) с выхода блока анализа поступают в коммутатор каналов, который подключает выходной регистр оервого из исправных каналов к выходу ВС 31 с помощью схем «И 32, 33 и 34 схемы «ИЛИ 35, схем «И 36 и 37. Если мажоритарный блок не выра-батывает ни одного сигнала сравнени , его триггеры 10, 11 и 12 остаютс  в нулевом состо нии. При этом на выходе схемы «И 38 блока анализа вырабатываетс  сигнал групповой неисправности, поступающий на схемы «И 39 и 40 управлени  режимами работы устройства.

В режиме I по выходу 41 «Режим I открыта схема «И 40, а схема «И 39 закрыта. При этом блокируетс  выдача результатов из ВС и производитс  повторение решени  по сигналу «Повторение решени , поступающему по цепи 42 в бло« управлени  ВС. Повторение решени  независимо от режима работы производитс  также в случае неисправности всех трех каналов по сигналу с выходами схемы «И 43 блока анализа, который срабатывает в этом случае.

В режиме И по входу 44 «Режим II открыта схема «И 39, а схема «И 4(9 закрыта. При этом сигнал групповой неиспраности лроходит через схему «И 39 и разрешает анализ сигналов, зафиксированных в триггерах систем контрол  каждого из каналов 45, 46 и 47.

При отсутствии ошибок в каналах соответствующие им триггеры систем контрол  наход тс  в пулевом состо нии. При этом на их нулевых выходах сформированы сигналы исправности данных каналов. Сигнал анализа на выходе схемы «И 39 вместе с сигналами исправностей каналов формирует на выхода-х соответствующих схем «И 48, 49 и 50 сигналы отсутстви  ошибок в данных каналах. При этом с помощью элементов «ИЛИ 25, 26 и 27 и элементов «НЕ 28, 29   30 формируютс  сигналы исправности (неисправности) соответствующих каналов на, выходе блока анализа , обеспечивающие выдачу результата из ВС того из каналов, система контрол  которого сигнализирует об отсутствии ощибки.

Предмет изобретени 

Устройство дл  переключени  каналов вычислительной системы, содержащее коммутатор каналов, первые входы которого соединены с информационными выходами каналов, отличающеес  тем, что, с целью повышени  надежности, в него введены мажоритарный блок сравнени , входы которого соединены с информационными выходами каналов, и блок анализа, первые входы которого соединены с контрольными выходами каналов, вторые входы - с выходами мажоритарного блока , а выходы - со вторыми входами коммутатора каналов.

У1