SU798920A2 - Устройство дл индикации - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике и используетс  преимущественно дл  отображени  цифровой информации.

Известно по основному авт. св. 598100 устройство, содержавшее цифровые индикаторы, соединенные с коммутатором разр дов и коммутатором сегментов, подктцоченным через дешифратор к блоку пам ти, св занному с распределителем импульсов, первые элементы НЕ, соединенные с распределителем импульсов и первыми входами коммутатора разр дов, элементы ИЛИ, подключенные к распределителю импульсов , вторые элементы НЕ, св занные с элементами ИЛИ, элементы задержки , соединенные со вторыми элементами НЕ, и третьи элементы НЕ, подключенные ко вторым элементам НЕ и ко вторым входам коммутатора разр дов.

При отказу распределител  импульсов осуществл етс  запрет засветки цифровых индикаторов 1.

Однако цифровые индикаторы в этом устройстве могут не засвечиватьс  при отказе и других блоков. Поэтому в таком устройстве затруднителен поиск неисправности примененных

блоков, из-за чего существенно уве личиваетс  врем  восстановлени  работоспособности устройства при отказе .

Цель изобретени  - повышение надежности устройства , обеспечиваемое сокращением времени восстановлени  работоспособности устройства при отказе распределител  импульсов.

0

Поставленна  цель достигаетс  теМ| что в устройство дл  индикации введены элемент И-НЕ и второй элементИЛИ , причем вход элемента И-НЕ соединен с выходами первых элементов

5 ИЛИ, выход его - с одним из входов второго элемента ИЛИ, другие входы которого соединены с выходами треть их элементов НЕ, а выход его подклю|Чен к выходу устройства.

0 На фиг. 1 представлена функцио:нальна  схема устройства дл  индикации; на фиг. 2, 3 и 4 - временные диаграммы, по сн ющие работу устройства .

5

Устройство дл  индикации содержит блок 1 пам ти,  вл ющийс  источником отображаемых данных, который соединен через дешифратор 2, преобразую й входную информацию в сигналы

0 управлени , с ключами коммутатора

3 сегментов. Цифровые индикаторы 4 св заны с коммутаторами 3 сегментов и коммутатором 5 разр дов. Вход блока пам ти подключен к выходу распределител  б импульсов, выход которого через последовательно соединенные элементы ИЛИ 7 и элементы НЕ 8, 9 и 10 подключен к коммутатору 5 разр дов.

На входе первых элементов НЕ установлены элементы 11 задержки. Вход элемента И-НЕ 12 соединен с выходами первых элементов ИЛИ 7, выход его - с одним из входов второго элемента ИЛИ 13, другие входы которого соединены с выходами первых элементов НЕ 8, а выход второго элемента ИЛИ 13 подключен к шине 14 отказа.

Устройство дл  индикации работает следующим образом.

Записанна  в йлоке 1 пам ти информаци  динамически, потетрадно, параллельно-последовательным кодом считываетс  в дешифратор 2 распределителем 6 импульсов, одновременно открывает последовательно ключи коммутатора 5 разр дов, подключа  соответствующий ци(ровой индикатор 4 К источнику питани . На этом цифровом индикаторе 4 высвечиваетс  цифра, соответствующа  коду, поступающему на входы дешифратора. Врем  засветки сегментов каждого циЛрового индикатора 4 равно времени включени  соответствующего ключа коммутатора разр дов 5.

На фиг. 2 показана временна  диаграмма , по сн юща  работу устройства защиты цифровых индикаторов 4 при исправной работе распределител  6 импульсов. В этом случае с выходов элементов ИЛИ 7 снимаютс  импульсы со скважностью Q - 2 и сдвинутые на полпериода относительно друг друга. Элементы 11 задержки подключенные параллельно входам элементов НЕ 8, не успевают зар жатьс  до порога срабатывани  элементов НЕ 8, так как их посто нные времени зар да .выбираютс  равными:

t T,

где R - сопротивление зар дной цепи

элементов 11 задержки; Т - период следовани , импульсов на выходах элементов ИЛИ 7.

Низкие потенциалы на элементах 11 задержки инвертируютс  элементами НЕ 8 и высокие потенциалы с их выходов подаютс  раздельно на объединенные четные и нечетные входы элементов И коммутатора 5 разр дов, разреша  динамическую засветку цифровых индикаторов 4.

На фиг. 3 показана временна  диаграмм., по сн юшаж . работу уст- ройства при отказе распределител  б импульсов, когда на одном из его выходов вместо импульсов формируетс  низкий потенциал длительностью больше Т. В этом случае элемент 11 5 задержки зар жаетс  до порога срабатывани  элемента НЕ 8, с выхода которого подаетс  запрещающий сигнал (низкий потенциал) на объединенные входы элементов И кo 1мyтaтoQ ра 5 разр дов, тем самым запреща  засветку цифровых индикаторов 4 и через элемент ИЛИ 13 выдаетс  на шину 14 отказа.

На фиг. 4 показана временна  диаграмма, по сн юща  работу устройства при отказе распределител  б импульсов, когда на одном из его выходов вместо импульсов Формируетс  высокий потенциал. В этом случае осуществл етс  запрет засветки

цифрового индикатора 4, принадлежащего неисправному выходу распределител  б импульсов, через элемент НЕ 10, а на выходе элемента И-НЕ 12 формируетс  импульсный сигнал, который через элемент ИЛИ 13 выдаетс  на шину 14 отказа.

Таким образом, осуществл етс  контроль работоспособности распределител  6 импульсов с выдачей сигнала о его неисправности.

Использование изобретени  позволит значительно повысить надежность устройства, так как сократитс  врем  восстановлени  работоспособности

5 устройства при отказе распределител  импульсов, повыситс  тем самым коэффициент готовности устройства индикации.

Сокращение времени восстановле .,. ни  работоспособности устройства

индикации обеспечиваетс  исключением поиска неисправности и места неисправности в устройстве с помощью контрольно-измерительной аппаратуры при отказе распределител  импульсов.

Claims (1)

1. Авторское свидетельство СССР № 598100, кл. G 06 К 15/18, 1976

nijoTOTHn) .

Т

От ЦВМ

Фиг.1

.-

. . л.

Г

П П П П Jn FLRJ П

ПППППППППППП ,

njnjnfnnjnrTJTTTrLTL