SU474803A1 - Устройство дл управлени сдвигами - Google Patents

Description

Выход схемы 2i совпадени  соединен с единичным входом триггера 4i первого разр да через многовходовую схему 5 сборки и  вл етс  выходом устройства дл  управлени  сдвигами. Нулевой вход триггера li каждого разр да соединен через схему 6i сборки с выходом схемы 7i совпадени  и входом схемы 7i+i совпадени  соседнего разр да; вход схемы 7i соединен с единичным выходом триггера 4i.

Первый разр д отличаетс  тем, что один из входов схемы 7i совпадени  соединен со входом 13 устройства. Кроме того, вторые входы схем 2i, 3i соединены с выходом схемы Ь совпадени , на входы 9, 10 которой подаютс  разрешающий сигнал и тактова  сери  импульсов .

Последний разр д устройства дл  управлени  сдвигами отличаетс  от остальных тем, что выход схемы Зд совпадени  подключен на вход блокирующей схемы 11 сборки, предназначенной дл  выработки сигнала установки в нуль устройства. На второй вход 12 схемы 11 сборки подаетс  сигнал установки в исходное состо ние устройства дл  управлени  сдвигами; выход схемы 11 соединен с нулевыми входами триггеров 4 всех разр дов. Вход 14 подключен к единичным входам всех триггеров 1 и служит дл  ввода информации в устройство.

5стройство работает следующим образом.

Код, определ ющий количество сдвигов, записываетс  сигналами, поступающими на вход 14. Сигнал «Пуск устройства подаетс  на вход У схемы b совпадени . На вход 10 подаетс  тактова  сери  импульсов. Сигнал с выхода схемы а совпадени  подаетс  на вход схем 2i, 61 совпадени . Этот сигнал проходит на выход схемы 2i совпадени , если триггер находитс  в единичном состо нии, и поступает на выход устройства дл  управлени  сдвигами и на единичный вход триггера 4i через схему 5 сборки. Триггер 4i подготавливает схему 7i совпадени , котора  при проходе серии импульсов по входу 13, сдвинутых - а полтакта относительно тактовой серии импульсов , поступающих на вход 10, выдает сигнал на выход устройства дл  управлени  сдвигами и на установку в нулевое состо ние триггера li, тем самым подготавлива  к ерабатыванию схему 3i совпадени . Если триггер 1 опрашиваемого разр да находитс  в нулевом состо нии, то опрашиваетс  следующий разр д через открытые схемы Зь 32 совпадени  и т. д. В следующем такте опрашиваетс 

2-ой разр д устройства дл  управлени  сдвигами , затем 3-ии и т. д., до тех пор, пока не будет опрошен п-ый разр д.

В каждом i-OM разр де устройства дл  управлени  сдвигами вырабатываетс  сигнал «Сдвиг на 2-1 разр дов. Этот сигнал подаетс  на выход устройства дл  управлени  сдвигами. После опроса п-го разр да выдаетс  сигнал с выхода схемы Зп совпадени  на установку устройства дл  управлени  сдвигами в исходное состо ние.

Предмет изобретени 

Устройство дл  управлени  сдвигами, содержащее несколько разр дов, каждый из которых содержит триггеры, схемы «И и схемы «Или, причем в каждом разр де единичный выход первого триггера соединен с первым входом первой схемы «И, выход которой соединен с первым входом схемы «пЛИ, выход этой схемы соединен с первым входом второго триггера, второй вход которого соединен с первым входом устройства, единичный выход соединен с первым входом второй схемы «Jfi, а нулевой выход - с первым входом третьей схемы «и, отличающеес  тем, что, с целью расширени  функциональных возможностей, в него введены блокирующа  схема «ИЛИ и многовходова  схема «ИЛИ, причем первый вход блокирующей схемы «И./in соединен со вторыми входами первых схем «ИЛИ всех разр дов и вторым входом устройства, а выход олокирующей схемы «или - с первыми входами первых триггеров всех разр дов, вторые входы первых триггеров всех резр дов, кроме первого, соединены со вторыми входами второй и третьей схем «И этого же разр да и с выходом третьей схемы «И соседнего младщего разр да, выход первой схемы «И каждого , кроме последнего, разр да соединен со вторым входом первой схемы «И соседнего старшего разр да, выход второй схемы «и каждого разр да -с соответствующим входом многовходовой схемы «ИЛИ, выход которой соединен со вторым входом первого триггера первого разр да, причем в этом разр де второй вход первой схемы «И соединен с третьим входом устройства, вторые входы второй и третьей схем «И соединены с четвертым входом устройства, а в последнем разр де выход третьей схемы «И соединен со вторым входом блокирующей схемы «ИЛИ.

J

j I