SU1472913A1 - Устройство дл сопр жени вычислительной машины с каналами св зи - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  организации обмена ЭВМ с последовательными каналами св зи. Изобретение позвол ет расширить область применени  устройства за счет введени  режима программного обмена и возможности записи масок в произвольный момент времени без нарушени  последовательности сканировани  приемопередатчиков и пам ти масок прерывани . Цель достигаетс  тем, что в устройство, содержащее блок дешифрации управл ющих сигналов, триггер, элемент И, два элемента ИЛИ, генератор импульсов, пам ть масок прерывани  и многоканальный блок обратимого преобразовани  параллельного кода в последовательный, введены блок выбора направлени , состо щий из узла синхронизации и первого мультиплексора, второй мультиплексор, блок коммутации данных и блок захвата общей шины. 2 з.п. ф-лы, 7 ил.

Description

1

Изобретение относитс  к вычислительной технике и предназначено дл  организации обмена ЭВМ с последовательными каналами св зи, в частности дл  подключени  группы символьных дисплеев.

Цель изобретени  - расширение области применени  устройства за счет введени  режима программного обмена и возможности записи масок прерывани  в произвольный момент времени без нарушени  последовательности сканировани  приемопередатчиков и пам ти масок прерывани .

На фиг.1 представлена блок-схема устройства} на фиг.2 - функциональна  схема многоканального блока обра- тимог о преобразовани  параллельного

кода в последовательный дл  одного канала; на фиг.З - схема узла синхронизации; на фиг.4 - схема блока коммутации данных; на фиг.5 - схема блока захвата общей шины; на фиг. 6 и 7- временные диаграммы работы соответственно узла синхронизации и блока захвата общей шины.

Устройство (фиг.1) содержит блок дешифрации управл ющих сигналов, состо щий из дешифратора 1 выборки, дешифратора 2 кода операции, дешифратора 3 адреса, приемопередатчики 4, образующие многоканальный блок обратимого преобразовани  параллельного кода в последовательный, блок выбора направлени  обмена, состо щий из узла 5 синхронизации и первого мультиЈь

СО

;о

3147

плексора 6, генератор 7 импульсов, счетчик 8, пам ть 9 масок прерывани , второй мультиплексор 10, блок 11 коммутации данных, блок 12 захвата общей шины, триггер 13, элемент И 14, второй 15 и первый 16 элементы ИЛИ, двунаправленную шину 17 информационного входа-выхода параллельного кода, шину 18 входа сигнала кода операции, шину 19 сброса, шину 20 адресного входа, шину 21 входа сигнала синхронизации , шины 22 и 23 групп информационных выходов и входов последовательного кода, шину 24 выхода сигна- ла прерывани , двунаправленную шину 25 входа-выхода сигнала синхронизации исполнител , шину 26 выхода сигнала запроса прерывани , шину 27 входа сигнала разрешени  прерывани , шину 28 выхода сигнала подтверждени  выборки, двунаправленную шину 29 входа-выхода сигнала зан тости.

Шинами 17-21, 24-29 устройство подключаетс  к интерфейсу ЭВМ, а каж- дан пара шин 22 и 23 с одним и тем же индексом - к соответствующему каналу св зи.

Приемопередатчики 4 имеют шины 30 входов параллельного кода, 31 входов выборки, 32 записи параллельного ко- ца, 33 чтени  параллельного кода, 34 входов сброса, 35 входов тактовых сигналов передатчика, 36 входов тактовых сигналов приемника, 37 выхода параллельного кода, 38 выходов последовательного кода, 39 входов последовательного кода, 40 синхронизирующего выхода ввода последовательного кода (готовность приемника), 41 син- хронизирующего выхода вывода последовательного кода (готовность передатчика ) .

Узел 5 синхронизации имеет шины 42 входа разрешени , 43 тактового входа, 44 входа запрета, 45 первого выхода, 46 второго выхода, 47 третьего выхода, 48 четвертого выхода, 49 п того выхода, 50 шестого выхода.

Блок 11 коммутации данных имеет шины 51 первого информационного входа , 52 второго информационного входа , 53 третьего информационного входа , 54 четвертого информационного входа, 55, 56 и 57 группы адресных входов, 58 выхода.

Блок 12 захвата общей шины имеет шины 59 входа запроса прерывани , 60 первого выхода (сигнала прерывани 

13

Q 5 0

5

0 ,- о

5

0

устройства), 61 синхронизирующего входа (сигнала синхронизации исполнител  устройства); 62 второго выхода (сигнала запроса прерывани  устройства ) , 63 входа разрешени  прерывани  , 64 третьего выхода (сигнала подтверждени  выборки устройства), 65 входа-выхода (сигнала зан тости устройства).

Приемопередатчики 4 (фиг.2) осуществл ют пр мое преобразование (преобразование машинного слова параллельного кода в последовательный код, например, имеющий структуру: старто- i вый бит + семь информационных бит два стоповых бита) и обратное преобразование информации. В качестве приемопередатчиков 4 могут быть использованы приемопередатчики, например, БИС КР 581ВА1.

Узел 5 может, например, содержать (фиг.З)первый 66 и второй 67 триггеры , элемент ИЛИ 68, третий триггер 69, первый 70 и второй 71 элементы И, первый 72, второй 73 и третий 74 счетчики, наборное поле 75.

Блок 11 может, например, содержать (фиг.4) коммутатор 76, группу 77 элементов И , элемент ИЛИ 78.

Блок 12 может, например, содержать (фиг.5) первый элемент И 79, первый триггер 80, первый элемент ИЛИ 81, второй 82 и третий 83 элементы И, второй триггер 84, элемент 85 задержки, четвертый элемент И 86, первый элемент НЕ 87, второй элемент ИЛИ 88, третий триггер 89, второй 90 и третий 91 элементы НЕ, п тый 92, шестой 93 и седьмой 94 элементы И, четвертый триггер 95, четвертый 96, п тый 97 и шестой 98 элементы НЕ.

Устройство работает следующим образом .

При отсутствии обращени  от ЭВМ выход дешифратора 3 равен О (фиг.6) и через 0,75Т после каждого положительного фронта импульса генератора 7 на выходе 46 узла 5 формируетс  положительный импульс длительностью 0,25Т, стробирующий состо ние выхода элемента И 14 на триггере 13. На выходе 48 узла 5 по положительному фронту каждого четвертого импульса генератора 7 формируетс  тактовый импульс счетчика 8, который через мультиплексор 6 сканирует пам ть 9 и последовательно выбирает с помощью дешифратора 1 приемопередатчики 4, под51

ключа  их выходы 40 (готовность приемника ) или 41 (готовность передатчика ) через мультиплексор 10 к входу элемента И 14. При наличии на обоих входах элемента И 14 (готовность и разрешение прерывани ) триггер 13 по импульсу из узла 5 устанавливаетс , блокиру  через элемент ИЛИ 15 дальнейшее продвижение счетчика 8. Блок 12 осуществл ет захват общей шины , формирует сигнал 24 прерывани  стробирующий выдачу вектора прерывани  с выхода счетчика 8 через блок 11 на шину 17. При получении от ЭВМ по входу 25 сигнала синхронизации исполнител  блок 12 снимает сигнал 24 прерывани  и цикл передачи вектора прерывани  в ЭВМ заканчиваетс .

Устройство представл ет собой N каналов, каждому из которых выделено четыре адреса в зоне внешних устройств ЭВМ: регистр команд и состо ний приемника (РКС ПРМ), регистр данных, приемника (РД ПРМ), регистр команд и состо ний передатчика (РКС ПРД), регистр данных передатчика (РД ПРД). |При обращении ЭВМ к любому из адресов , соответствующему РД ПРМ или РД ПРД (на входных шинах 18, 20 и 21 установлены соотвественно код операции , адрес и сигнал синхронизации), на выходе дешифратора 3 формируетс  1, блокируетс  дальнейшее продви- жение счетчика 8, разрешаетс  дешиф- раци  кода операции на дешифраторе 2, блокируетс  формирование стробирующих импульсов на триггер 13. По положительному фронту очередного импульса генератора 7 импульсом с первого вы- хода узла 5 на дешифраторе 2 формируетс  сигнал записи (чтени ) приемо передатчика 4.

В первом случае информаци  с шины 17 записываетс  в выбранный приемо- передатчик 4, во втором считываетс  с выхода 37 выбранного приемопередатчика 4 и далее передаетс  через блок 11 на шину 17 по сигналу с выхода 55 дешифратора 2. По переднему фронту очередного импульса генератора 7 узлом 5 на шине 25 формируетс  сигнал синхронизации исполнител , воспринимаемый ЭВМ как окончание исполнени  операции устройства. ЭВМ снимает сиг- налы с шин 18, 20 и 21, на выходе дешифратора 3 формируетс  О, разрешаетс  формирование стробирующих импульсов на триггер 13 и дальнейшее

136

продвижение счетчика 8, после чего сбрасываетс  сигнал на шине 25 и цикл обмена на интерфейсе заканчиваетс . При обращении ЭВМ с операцией Чтение к любому из адресатом, соответствующему РКС ПРМ или РКС ПРД, работа узла 5 аналогична описанной, за исключением формировани  1 на выходе 47 узла 5, переключающей мультиплексор 6. Выбор приемопередатчика 4 на дешифраторе 1 в этом случае производитс  с шины 20 через мультиплексор 6, а выдача данных на шину 17 через блок 11 - по сигналу выхода 56 дешифратора 2. Запись информации в пам ть 9 осуществл етс  с шины 17 по сигналу с выхода дешифратора 2. Дл  установки устройства в исходное состо ние на шину 19 подаетс  сигнал сброса, длительность которого должна быть больше времени сканировани  пам ти 9. При этом сбрасываютс  все приемопередатчики 4, через элемент ИЛИ 16 в пам ть 9 подаетс  сигнал записи. Так как во врем  действи  сигнала сброса отсутствует информаци  на шине .17, то по окончании сброса в пам ть 9 записаны нули и выработка всех запросов от устройства запрещена.

Приемопередатчик 4 (фиг.2) работает следующим образом. При поступлении сигнала записи по шине 32 данные с шины 30 загружаютс  во внутренний буферный регистр и передаютс  в последовательном коде на шину 38. Прием данных в последовательном коде осуществл етс  по шине 39, Скорость передачи (приема) определ етс  соответственно длительностью сигналов на шинах 36 и 35. Прин тые данные могут быть считаны (переданы) на шину 37 при подаче на шину 33 сигнала низкого уровн .

При подаче на шину 31 сигнала низкого уровн  на шинах 40 и 41 по вл ютс  значени  готовностей соответственно приема и передачи. Установка приемопередатчика в исходное состо ние осуществл етс  подачей сигнала сброса на шину 34.

Узел 5 (фиг.З) работает следующим образом. На шину 43 тактового входа поступают импульсы с генератора 7. При отсутствии сигнала на шине 24 с помощью счетчика 73, триггер 69, элементов И 70 и 71 формируютс  управл ющие сигналы на шинах 46 и 48, причем передний фронт сигнала на шине 48 с

смещен относительно переднего фронта сигнала на шине 46 на 0,25 Т. Низкий уровень сигнала на шине 42 (соответствующий обращению от ЭВМ) блокирует формирование сигналов на шинах 46 и 48. Положительный фронт импульса с пр мого выхода триггера 69 устанавливает триггер 66 и формирует импульс на шине 45. Через врем , равное Т, формируетс  импульс на шине 47, снимаетс  сигнал на шине 45. Опознав установку сигнала на шине 47, ЭВМ через некоторое врем  (определ емое задержкой распространени  и типом процес- сора) снимает сигнал синхронизации, вследствие чего исчезает сигнал на шине 42. По сбросу сигнала на шине 42 возобновл етс  формирование импульсов на шинах 46 и 48.

Блок 11 работает следующим обра- зом. При высоком уровне сигнала на шинах 56 и 57 на выходную шину 58 через коммутатор 76 и группу 77 элементов И транслируетс  значение шины 54. При высоком уровне сигналов на шинах 55, 56 и низком уровне сигнала на шине 57 - значение шин 52, 53. При высоком уровне сигнала на шине 56 коммутатор 76 переходит в третье сое то ние и на шину 58 транслируетс  значение шины 51.

Блок 12 работает следующим образом . При по влении сигнала на шине 59 при условии, что обнулены тригге- ры 89 и 95, с помощью элементов И 79 и 82, триггера 80 и элемента ИЛИ 81 формируетс  выходной сигнал на шине 62 (запрос прерывани ).При получении от ЭВМ сигнала разрешени  прерывани  (шина 63) устанавливаетс  триггер 89 и формируетс  сигнал подтверждени  выборки (шина 64). При отсутствии сигналов на шинах 61 и 65 (что соответствует окончанию передачи данных на интерфейсе) формируютс  сигналы зан тости устройства (шина 65) и прерывани  (шина 60). По сигналу на шине 61 блок 12 переходит в исходное состо ние.

Claims (3)

1. Устройство дл  сопр жени  вычислительной машины с каналами св зи, содержащее блок дешифрации управл ющих сигналов, многоканальный блок обратимого преобразовани  параллельного кода в последовательный, группы ин 5 0

5 0

5 0 5

0

,

формационных входов и выходов последовательного кода которого  вл ютс  соответствующими группами входов и выходов устройства дл  подключени  к информационным выходам и входам соответствующих каналов св зи, информационный вход параллельного кода блока обратимого преобразовани  параллельного кода в последовательный  вл етс  входом-выходом устройства дл  подключени  к шине данных вычислительной машины, а группа управл ющих входов выборки, записи и чтени  блока обратимого преобразовани  параллельного кода в последовательный соединена с первой группой выходов блока дешифрации управл ющих сигналов, пам ть масок прерывани , вход разрешени  записи которой соединен с выходом первого элемента ИЛИ, первый вход которого  вл етс  входом устройства дл  подключени  к шине сброса вычислительной машины и соединен с входом сброса многоканального блока обратимого преобразовани  параллельного кода в последовательный, второй элемент ИЛИ, генератор импульсов, счетчик, элемент И и триггер, отличающеес  тем, что, с целью расширени  области применени  устройства, в него введены блок выбора направлени  обмена, состо щий из узла синхронизации и первого мультиплексора, второй мультиплексор, блок захвата общей шины и блок коммутации данных, причем первый информационный вход первого мультиплексора  вл етс  входом устройства дл  подключени  к адресной шине вычислительной машины и соединен с первым информационным входом блока дешифрации управл ющих сигналов , второй информационный вход и вход синхронизации которого  вл етс  соответствующими входами устройства дл  подключени  к шинам кода операции и синхронизации вычислительной малины , а третий информационный вход соединен с выходом первого мультиплексора , управл ющим входом подключенного к входу разрешени  узла синхронизации , первому входу второго элемента ИЛИ и первому выходу блока дешифрации управл ющих сигналов, стробирующий . вход и второй выход которого соединены соответственно с первым выходом узла синхронизации и вторым входом первого элемента ИЛИ, информационный выход параллельного кода и выходы

синхронизации ввода и вывода многоканального блока обратимого преобразовани  параллельного кода в последовательный соединены соответственно с первым информационным входом блока коммутации данных и первым и вторым информационными входами второго мультиплексора , адресным входом подключенного к выходу первого мультиплек- сора и адресному входу пам ти масок прерывани , информационный вход которой и выход блока коммутации данных соединены с входом-выходом устройства дл  подключени  к шине данных вы- числительной машины, с второго по четвертый информационные входы блока коммутации данных соединены соответственно с выходами второго мультиплексора , пам ти масок прерывани  и счетчика, вход останова которого подключен к выходу второго элемента ИЛИ, вторым входом соединенного с входом запроса прерывани  блока захвата общей шины и с единичным выходом триг- гера, синхровход и инверсный выход которого подключены соответственно к второму выходу и входу запрета узла синхронизации, тактовым входом соединенного с выходом генератора импуль- сов, а третьим и четвертым выходами - соответственно с входом синхронизации блока захвата общей шины и тактовым входом счетчика, выход которого подключен к второму информационному входу первого мультиплексора, п тый и шестой выходы узла синхронизации подключены соответственно к входам приема и передачи многоканального блока обратимого преобразовани  па- раллельного кода в последовательный, информационный вход триггера подключен к выходу элемента И, первый и второй входы которого соединены соответственно с выходами второго мультиплексора и пам ти масок прерываний, группа адресных входов блока коммутации данных соединена с второй группой выходов блока дешифрации управл ющих сигналов и первым выходом блока зах- вата общей шины, с первого по третий выходы, вход-выход, выходы синхронизации и разрешени  прерывани  которого  вл ютс  соответствующими выхода-1 ми, входом-выходом и выходами устройства дл  подключени  к шинам прерывани , запроса прерывани , подтверждени  выборки, зан тости, синхронизации исполнител  и разрешени  прерывани  вычислительной машины.

2. Устройство по п.1, о т л и ч а ю щ е е с   тем, что блок захвата общей шины содержит четыре триггера, семь элементов И, два элемента ИЛИ, элемент задержки и шесть элементов НЕ, причем установочный вход первого триггера  вл етс  входом запроса прерывани  блока и соединен с первым входом первого элемента И, выходом подключенного к первым входам первого и второго элементов ИЛИ, первый вход второго элемента И соединен с выходом первого элемента ИЛИ и информационным входом второго триггера, инверсный и пр мой выходы которого соединены соответственно с первыми входами третьего и четвертого элементов И, вторые входы которых подключены к входу разрешени  прерывани  блока , синхровходу второго триггера и входу элемента задержки, а выходы - соответственно к установочному входу второго триггера и информационному входу третьего триггера, установочный вход и синхровход которого соединены соответственно с выходом второго элемента ИЛИ и через первый элемент НЕ - с выходом элемента задержки, первый и.второй входы п того элемента И подключены соответственно через второй и третий элементы НЕ к входу синхронизации исполнител  и входу- выходу блока, пр мой выход четвертого триггера соединен с вторыми входами первого и второго элементов ИЛИ и первым входом шестого элемента И, вторым входом и выходом подключенного соответственно к выходу второго элемента НЕ и входу сброса первого триггера, выход которого соединен с вторым входом первого элемента И, выходом подключенного к установочному входу четвертого триггера, информационный вход и синхровход которого подключены соответственно к пр мому выходу третьего триггера и выходу седьмого элемента И, первым и вторым входами соединенного с выходом п того элемента И и входом разрешени  прерывани  блока, выход и второй вход второго элемента И соединены соответ- ственно с вторым выходом блока и пр мым выходом третьего триггера, инверсный выход которого через четвертый элемент НЕ соединен с третьим выходом блока, инверсный выход четвертого

триггера соединен через п тый и шестой элементы НЕ соответственно с входом-выходом и первым выходом блока.

3. Устройство по п.1, отличающеес  тем, что узел синхронизации содержит три триггера, три счетчика, наборное поле, два элемента И и элемент ИЛИ, причем выход эле- мента ИЛИ соединен с первым выходом узла, а первый и второй входы - соответственно с инверсным выходом первого триггера, выходом второго триггера и третьим выходом узла, синхро- вход второго триггера соединен с пр мым выходом третьего триггера, счетным входом первого счетчика и синхро- входом первого триггера, пр мым выходом соединенного с информационным входом второго триггера, а информационным входом - с разрешающим входом узла, входами сброса первого и

второго триггеров и первым входом первого элемента И, выход которого подключен к второму выходу узла и первому входу второго элемента И, выход и второй и третий входы которого соединены соответственно с четвертым выходом узла, входом запрета и тактовым входом узла, счетный вход второго счетчика соединен с тактовым входом узла, а выход - с синхровходом третьего триггера и вторым входом первого элемента И, третьим входом подключенного к инверсному выходу и информационному входу третьего триггера, выход старшего разр да первого счетчика соединен со счетным входом - третьего счетчика, группы выходов первого и третьего счетчиков подключены к группе входов наборного пол , первый и второй выходы которого  вл ютс  соответственно п тым и шестым выходами узла.

si