SU1347083A1 - Устройство дл сопр жени ЭВМ с синхронными каналами передачи данных - Google Patents
Устройство дл сопр жени ЭВМ с синхронными каналами передачи данных Download PDFInfo
- Publication number
- SU1347083A1 SU1347083A1 SU864049182A SU4049182A SU1347083A1 SU 1347083 A1 SU1347083 A1 SU 1347083A1 SU 864049182 A SU864049182 A SU 864049182A SU 4049182 A SU4049182 A SU 4049182A SU 1347083 A1 SU1347083 A1 SU 1347083A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- information
- output
- input
- outputs
- inputs
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении сетей ЭВМ с синхронными каналами передачи данных. Целью изобретени вл етс уменьшение аппаратурных затрат. Устройство содержит блок приемников адреса, блок приемников данных, дешифратор адреса, дешифратор номера канала, два блока приемопередатчиков, два блока передатчиков данных, узел прерывани , четыре триггера, регистр запросов, приоритетный шифратор запросов, дешифратор запроса, п ть элементов И-НЕ. 7 ил., 1 табл. с S (Л со 4; -vi о 00 со
Description
Изобретение относитс к вычислительной технике и может быть использовано при построении сетей ЭВМ с синхронными каналами передачи данных Цель изобретени - уменьшение аппаратурных затрат.
На фиг. 1 представлена структурна схема устройства; на фиг. 2 - .приемна часть блока приемопередатчиков канала; на фиг. 3 - -передающа часть блока приемопередатчиков канала; на фиг. 4 - схемна реализаци триггеров и элементов И-НЕ, регистра запросов , дешифратора обслуживаемого запроса; на фиг. 5 - узел управлени прерывани ми; на фиг. 6 - временна диаграмма; на фиг. 7 - дешифратор адреса и регистра.
Устройство (фиг. 1) содержит блок 1 приемников адреса, блок 2 приемников данных, первьш 3 и второй 4 1 блоки передатчиков данных, дешифратор 6 номера канала, блоки 7.1-7.2 приемопередатчиков канала, узел 8 прерывани , триггеры 9,1-9,4, элементы И-НЕ 10.1-10.4, элемент И-НЕ 11, регистр 12 запросов, приоритетный шифратор 13 запросов, дешифратор 14 обслуживаемого запроса, входы и выходы 15-29 устройства.
Блок 7 приемопередатчиков канала состоит из приемной и передающей частей. .Приемна часть (фиг. 2) содержит мультиплексор 30 данных, регистр 31 параметров и синхросимволов управл ющий регистр 32 приемника, узел 33 сравнени , посто нную пам ть 34, регистр 35 синхронизированных сигналов управлени , буферный регист 36 приемника, сдвигающий регистр 37 приемника, сдвигающий регистр 38 циклического контрол , счетчик 39 последовательных единиц в символе, счетчик 40 битов принимаемого символа, узел 41 формировани тактовых сигналов , приемники 42 сигналов данных от канала, приемники 42 сигналов управлени , передатчики 44 сигналов управлени к каналу, триггер 45 запроса на прерывание от приемника.
Передающа часть блока приемопередатчиков канала (фиг. 3) содержит управл ющий регистр 46 передатчика, буферный регистр 47 передатчика, сдвигающий регистр 48 передатчика, регистр 49 синхронизованных сигналов управлени , посто нн то пам ть 50, узел 51 формировани тактовых сигна
0
5
лов передатчика, триггер 52 данных, счетчик 53 последовательных единиц в передаваемом символе, приемник 54 сигналов синхронизации от абонента, передатчик 55 сигналов данных к абоненту , счетчик 56 битов передаваемого символа, мультиплексор 57 данных, сдвигающий регистр 58 циклического контрол передачи, триггер.59 запроса на прерывание от передатчика. Дешифратор 5 адреса содержит (фиг. 7) узел 60 сравнени , узел 61 задани адреса, элемент НЕ 62, дешиф- 5 ратор 63 выбора регистра.
Дл приемников адреса 1 данных 2, первого 3 и второго 4 блоков пере- датчиков данных (фиг. .1) можно использовать микросхе1Ф1.
Узел 8 прерывани (фиг. 5) содержит передатчики 64 управл ющих сигналов устройства, триггеры 65-67, элементы НЕ 68-70, элемент 71 задержки приемник 72 управл ющего сигнала, элементы И 73 и 74.
Дешифратор 6 номера канала (фиг. 1) ) можно выполнить на микросхеме посто нной пам ти. При этом микросхема прожигаетс согласно таблице.
Устройство работает следующим образом.
Перед началом обмена данными между ЭВМ и каналом выполн етс настройка устройства сопр жени . Под управлением программы через вход 15 устройства , блок 1 приемников адреса адрес блока обмена поступает в де- шифратор 5 адреса и на дешифратор 6 номера канала: старша часть адреса -в дешифратор 5, младша - на дешифратор 6, Дешифратор 5 сравнивает полученный адрес с собственными и в случае совпадени .формирует сигнал выбора, поступающий одновременно в блоки 7,1 и 7.2. Дешифратор 6 анализирует код номера канала, содержащийс в младшей части адреса, и при обращении в блоку 7.1 возбуждает первый выход, при обращении к блоку 7.2 - второй. В выбранный блок 7.1 (7.2) через вход 16 устройства , блок 2 приемников данных загружаетс .информаци , определ юща тип протокола обмена, режим работы устройства (основной или проверки), необходимость выполнени циклического контрол , режим подключени к линии.
Затем устанавливаетс логическа св зь с каналом передачи данных. .
0
S
0
5
0
55
Дл этого в выбранный блок приемопередатчиков канапа заноситс так же как и при настройке устройства, информаци , содержаща команду Подготовитьс к работе. Из блока 7.1 :(7.2) в канал передачи на второй информационный выход 27 (29) выдаетс соответствующий сигнал управлени . Ответный сигнал Готов к работе принимаетс от канала на второй информационный вход 19 (22) блоков 7.1 (7.2). Состо ние готовности канала завершает установление логической св зи между ЭВМ и каналом-передачи данных и вызывает формирование запроса , на прерывание на третьем и четвертом информационных выходах блока приемопередатчиков. Сигнал запроса поступает на единичные входы триггера 9.1 (9.3) и элемента И-НЕ 10.1(10.3) затем через элемент И-НЕ 11 на вход запроса прерывани узла 8 и далее в ЭВМ через первую группу выходов 25 устройства.
После установлени св зи с каналом устройство выполн ет обмен данными. Передача и прием могут производитьс одновременно. Параллельные байты от ЭВМ через вход 16 устройства, блок 2 приемников загружаютс в блок 7.1 (7.2), преобразуетс в нем в последовательные коды и гГоступают далее через информационньй выход 26 (28) устройства в канал передачи данных. Поступающие от канала последователь- ные коды через информационный вход 18 (21) устройства принимаютс побит- но .в блок 7.1 (7.2), преобразуютс в параллельные байты и затем через блок 3 передатчиков вьщаютс на информационный выход 24 устррйства и далее в ЭВМ. Синхронизаци передачи и при- ема данных обеспечиваетс тактовыми сигналами, поступак цими от канала на входы 20 (23) синхронизации устройства .
В ответ на сигнал запроса от ЭВМ на вход 17 устройства поступает сигнал Разрешение обслуживани прерывани , который запускает узел 8, а также фиксирует в регистре 12 запросы , установленные на элементах И-НЕ 10.1-10.4. Шифратор 13 вьщел ет самый приоритетный запрос, формиру при этом соответствующий вектор пре- рывани ./Код вектора подаетс на информационный вход блока 4 передатчи- ков данных. После сн ти ЭВМ сигнала
п-
, -jg а 2о , 25
м до ) 35 - к , 0 55
, 45
Разрешение обслуживани прерывани устройство захватывает управление интерфейсом, устанавливает на выходе узла 8 сигнал Зан то, который открывает блок 4 передатчиков. Вектор прерывани выдаетс в ЭВМ. Кроме того , код вектора анализируетс дешифратором 14. На одном из выходов, со- ответствуюзем коду запроса, дешифратор 14 формирует сигнал логического О, поступающий на информационный вход соответствующего триггера 9. При завершении процедуры обслуживани прер ьшани по сн тию сигнала Зан то триггер 9 сбрасываетс в О, блокиру прохождение сигнала обслуживаемого запроса через элемент И-НЕ 10 (фиг. 4). Далее обрабатываютс запросы с более низким приоритетом.
Передающа часть блоков 7.1 и 7.2 (фиг. 3) работает следующим образом. В буферный регистр 47 передатчика из блока 2 приемников заноситс байт данных, перезаписываетс в сдвигающий регистр 48 и побитно вьщвигаетс из младшего разр да на один из входов посто нной пам ти 50. В зависимости от состо ни остальных входов формируетс адрес пам ти. На выходе, соединенном с триггером 52, устанавливаетс уровень, повтор ющий прин тый входной сигнал..На очередном тактовом импульсе триггер 52 принимает считанную из пам ти информацию. С выхода триггера 52 через передатчик 55 последовательно данные выдаютс в канал передачи. Выход триггера 52 подключен также к счетчику 53, который при обнаружении п ти подр д идущих единиц в передаваемом символе формирует адрес пам ти, по которому считываетс уровень логического О в триггер 52. После п ти единиц в передаваемый символ вставл етс нуль. Эта процедура выполн етс при работе под управлением бит-ориентированных протоколов. Счетчик 56 отсчитывает такты вьщачи битов символа в канал и после каждых восьми тактов устанавливает триггер 59 запроса. Через элементы И-НЕ 10.2 и t1, узел 8 прерывани , группу выходов 25 в ЭВМ поступает запрос на получение следующего байта данных. При занесении очередного байта в буферный регистр 47 триггер 59 сбрасываетс в нуль. Одновременно с вьщачей в калал передачи данные из регистра 48 поступают в
сдвигающий регистр 58 циклического контрол , выполн ющий формирование контрольных символов. Эти символы сопровождают информационнуво часть сообщени .
Синхронизаци работы регистров 48 и 49, счетчиков 53 и 56, триггера 52 при передаче данных обеспечиваетс узлом 51, в основном режиме работающим от тактовых сигналов, через вход 20 синхронизации и приемник 54 от канала. ,В режиме проверки тактирующие сигналы формируютс внутренним генератором, вход щим в состав уз- :ла 41. Регистр 49 согласует асин- |Хронную работу интерфейса ЭВМ с син- хронным обменом через канал передачи данных. Информаци из Посто нной пам ти 50 по тактовым сигналам узла 51 принимаетс в регистр 49. Состо ние управл ющих выходов регистра 49 оп- редел ет последовательность считывани управл ющих кодов из пам ти 50. Прием данных молсет выполн тьс в устройстве одновременно с передачей (фиг. 2). Последовательные биты данных из канала передачи через информационный вход 18 принимаетс на вход приемников 42, проход т через счетчик 39 и накапливаютс в сдвигающем регистре 37. Узел 33 сравнени отслеживает в начале приема содержимое регистра 37, сопоставл его на каждом такте с кодом синхросимвола, хран щегос в регистре 31, заполненном перед началом обмена..При совпадении кЬдов вьщаетс единичный сигнал на один из входов посто нной паМ - ти 34. Формируетс адрес, по которому считываетс код начала приема сообщени , управл ющий работой счетчика 40, регистра 35, узла 41. Счетчик 40 отсчитывает такты приема битов данных и после вхождени в синхронизм через каждые восемь тактов формирует- сигнал управлени пам тью 34. Из па- м ти 34 считываетс управл ющий код в регистр 35. Последний формирует : сигнал пересылки байта из сдвигающего регистра 37 в буферный регистр 36. Этот же сигнал устанавливает в 1 триггер 45 запроса. Через элементы И-НЕ 10.1 и 11, узел 8, группу выходов 25 устройства в ЭВМ поступает запрос на выдачу байта данных от абонента . Счетчик 39 при обнаружении п ти единиц подр д в принимаемом символе формирует на входах посто н1347083 6
ной пам ти 34 адрес, по которому считываетс код, блокирующий выдачу переднего тактового сигнала узлом 41, Пропускают один такт работы счетчик 40, регистры 37 и 38. Таким образом , вставленный на передаче после п ти единиц служебный бит нул извлекаетс из данных при работе и бит ориентированном протоколе на приемке . Принимаемое сообщение, включа контрольные символы, проходит через сдвигающий регистр.38. Наличие ошибки .фиксируетс в буферном регистре 36.
g Синхронизаци регистров 35, 37 и 38, счетчиков 39 и 40 при приеме данных обеспечиваетс узлом 41 в основном . режиме работающей от тактовых сигна20
25
30
35
40
45
50
55
лов, поступающих через вход 20 синхронизации и приемник 54 от канала. В режиме проверки тактовые сигналы формируютс внутренним генератором, вход щим в состав узла 41.
Claims (1)
- Формула изобретениУстройство дл сопр жени ЭВМ с синхронными каналами передачи данных, содержащее блок приемников адреса, блое приемников данных, дешифратор адреса, два блока передатчиков данных , узел прерывани , первый блок приемопередатчиков канала, причем информационные входы блоков приемников адреса и данных вл ютс входами устройства дл подключени соответственно к адресному и информационно- му выходам ЭВМ, выходы первого и второго передатчиков данных образуют группу выходов устройства дл подключени к группе информационных входов ЭВМ, группа информационных выходов и вход разрешени прерывани узла прерывани образуют соответственно группу выходов и вход устройства дл подключени к группе входов запроса прерывани и выходу разрешени прерывани ЭВМ, первый, второй информационные выходы, первьй, второй информационные входы и синхровход первого блока приемопередатчиков канала вл ютс выходами и входами устройства дл подключени соответственно к информационному выходу, входу запроса, информационному выходу, выходу готовности и синхровыходу первого канала передачи данных, при этом первый информационньй выход блока приемников адреса соединен с информационным05050505лов, поступающих через вход 20 синхронизации и приемник 54 от канала. В режиме проверки тактовые сигналы формируютс внутренним генератором, вход щим в состав узла 41.Формула изобретениУстройство дл сопр жени ЭВМ с синхронными каналами передачи данных, содержащее блок приемников адреса, блое приемников данных, дешифратор адреса, два блока передатчиков данных , узел прерывани , первый блок приемопередатчиков канала, причем информационные входы блоков приемников адреса и данных вл ютс входами устройства дл подключени соответственно к адресному и информационно- му выходам ЭВМ, выходы первого и второго передатчиков данных образуют группу выходов устройства дл подключени к группе информационных входов ЭВМ, группа информационных выходов и вход разрешени прерывани узла прерывани образуют соответственно группу выходов и вход устройства дл подключени к группе входов запроса прерывани и выходу разрешени прерывани ЭВМ, первый, второй информационные выходы, первьй, второй информационные входы и синхровход первого блока приемопередатчиков канала вл ютс выходами и входами устройства дл подключени соответственно к информационному выходу, входу запроса, информационному выходу, выходу готовности и синхровыходу первого канала передачи данных, при этом первый информационньй выход блока приемников адреса соединен с информационнымвходом дешифратора адреса, выход которого соединен с разрешающим входом первого блока приемопередатчиков канала , третий информационньш вход которого соединен с информационным выходом блока приемников данных, первый информационный выход узла прерывани соединен с разрешающим входом второго блока передатчиков данных, отличающеес тем что, с целью уменьшени аппаратурных затрат, в него введены дешифратор номера канала, второй блок приемо- передаточного канала, четыре триггера , регистр запросов, приоритетный шифратор запросов, дешифратор запроса , п ть элементов И-НЕ, причем первый , второй информационные выходы, первый, второй информационные входы, синхровход второго блока npiieMonepe- датчиков канала вл ютс выходами и входами устройства дл подключени соответственно к информационному входу, входу запроса, информационному выходу, выходу готовности и синх- ровходу второго канала передачи данных , при этом второй информационный выход блока приемников адреса соединен с информационным входом дешифратора номера канала, первый и второй выходы которого соединены с входами выборки первого и второго блока приемопередатчиков канала соответственно , группа информационных входов первого блока передатчиков данных соединена с группами информационных выходов первого и второго блоков приемопередатчиков , информационный выход блока приемников данных и выход1 1 1 11 111 1 1Остальные комбинацииПримечание. 0-й выход микросхемы - первый выход дешифратора 6;1-й выход микросхемы - второй выход дешифратора 6.0дешифратора адреса соединены соответственно с третьим информационным входом и входом разрешени второго блока приемопередатчиков канала и третьи и четвертые информационные выходы первого и второго блоков приемопередатчиков канала соединены соответственно с единичными входами первого, второго, третьего, четвертого триггеров, с первыми входами пер- вого, второго, третьего и четвертого элементов И-НЕ, выходы которых соединены соответственно с первым, вторьм,5 третьим, четвертым информационными входами регистра запросов, с первым, вторым, третьим и четвертым входами п того элемента И-НЕ, выход которого соединен с входом запроса прерывани0 узла прерывани , второй информационный выход которого соединен с входом записи регистра запросов, информационный выход которого соединен с информационным входом приоритетного шифра5 тора запросов, выход которого соединен с информационным входом второго блока передатчиков данных и с информационным входом дешифратора запроса,. первьш, второй, третий и четвертый выходы которого соединена с информационными входами соответственно первого , второго, третьего и четвертого триггеров, выходы которых соединены с вторьши входами соот етст- венно первого, второго, третьего и четвертого элементов И-НЕ, синхро- входы первого, второго, третьего и четвертого триггеров соединены с третьим информационным выходом узлапрерываний.0О О Оо о оw9апрое на прврыбмие
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864049182A SU1347083A1 (ru) | 1986-04-07 | 1986-04-07 | Устройство дл сопр жени ЭВМ с синхронными каналами передачи данных |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864049182A SU1347083A1 (ru) | 1986-04-07 | 1986-04-07 | Устройство дл сопр жени ЭВМ с синхронными каналами передачи данных |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1347083A1 true SU1347083A1 (ru) | 1987-10-23 |
Family
ID=21230900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864049182A SU1347083A1 (ru) | 1986-04-07 | 1986-04-07 | Устройство дл сопр жени ЭВМ с синхронными каналами передачи данных |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1347083A1 (ru) |
-
1986
- 1986-04-07 SU SU864049182A patent/SU1347083A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 760075, кл. G 06 F 13/10, 1979. Устройство АЦС-С-СМ, 1-583. ЗС3.059.026.ТО. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4872003A (en) | Serial interface system flexibly applicable to a one-to-plurality connection | |
US3810103A (en) | Data transfer control apparatus | |
EP0183080A2 (en) | Loop transmission system with a variable station connection order | |
US6327259B1 (en) | Flexible placement of serial data within a time divisioned multiplexed frame through programmable time slot start and stop bit positions | |
JPS5851457B2 (ja) | 時分割多重伝送装置 | |
EP0049627B1 (en) | Byte-to-bit synchronizing circuitry | |
SU1347083A1 (ru) | Устройство дл сопр жени ЭВМ с синхронными каналами передачи данных | |
JPS62500555A (ja) | デジタル装置を時間多重リンクに接続するためのインタフエ−ス回路 | |
US3681755A (en) | Computer independent data concentrators | |
EP0240873A2 (en) | I/O Handler | |
US4290135A (en) | Circuit arrangement for receiving digital intelligence signals in a digital switching center for PCM-time-division multiplex communication networks | |
SU1141417A1 (ru) | Устройство дл сопр жени периферийных устройств с каналом св зи | |
SU1176360A1 (ru) | Устройство дл передачи и приема информации | |
SU1762307A1 (ru) | Устройство дл передачи информации | |
SU840868A2 (ru) | Устройство дл сопр жени | |
JPS58133066A (ja) | ル−プ通信システムの多重化方法 | |
SU1159164A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1101600A1 (ru) | Преобразователь электрического сигнала в давление жидкости или газа | |
SU734661A1 (ru) | Адаптер канал-канал | |
SU1522222A1 (ru) | Устройство дл сопр жени абонентов в многомашинном комплексе | |
SU1277123A1 (ru) | Устройство дл сопр жени абонентов с цифровой вычислительной машиной | |
SU1307461A1 (ru) | Устройство дл сопр жени двух вычислительных машин | |
SU1149238A1 (ru) | Устройство дл ввода информации | |
SU1264194A1 (ru) | Устройство дл ввода-вывода информации | |
RU1835545C (ru) | Устройство обмена информацией между ЭВМ и абонентами |