SU734661A1 - Адаптер канал-канал - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и, в частности, может использоватьс  как системное устройство дл  св зи цифровых вычислительных машин (ЦВМ) в многомашинном вычислительном комплексе.

Известны устройства, позвол ющие сопр гать ЦВМ машинного комплекса 1.

Однако обмен информацией между ЦВМ производитс  под непосредственным управлением процессором сопр гаемых ЦВМ, -нто значительно снижает производительность вычислительного комплекса.

Наиболее близким к изобретению по технической сущности  вл етс  адаптер каналканал (устройство ЕС-4060), состо щий из буферного регистра, входами и выходом подключенного к двум идентичным блокам св зи с каналом. Каждый блок св зи с каналом обслуживает канал, подключенный к нему через интерфейс ввода-вывода и содержит узел входных сигналов, регистр команд, дешифратор команд, регистр адреса, узел сравнени  адресов, узел управлени , узел выходных сигналов и регистр байта состо ни . Блок 4 св зи с каналом соединены между собой несколькими управл ющими лини ми 2.

Недостатком этого устройства  вл етс  снижение производительности вычислительного комплекса при межмашинном обмене за счет об зательного программного анализа кода команды, требующей согласовани , 5 и непроизводительных простоев мультиплексных каналов, участвующих в обмене.

Цель изобретени  - повышение производительности вычислительного комплекса за счет сокращени  непроизводительного времени при межмашинном обмене.

10 Поставленна  цель достигаетс  тем, что в адаптер, содержащий буферный регистр, два блока св зи с каналом, каждый из которых содержит узел входных сигналов, регистр адреса, регистр команд, узел сравнени  ресов, дещифратор команд, узел управлени , регистр байта состо ни , узел выходных сигналов , выход которого  вл етс  первым выходом адаптера, первый вход узла выходных сигналов каждого блока св зи с каналом объединен соответственно с первыми в.чо20 дами буферного регистра, выход которого подключен ко второму входу узла выходных сигналов в каждом из блоков св зи с каналом , вход узла входных сигналов  вл етс  первым входом устройства, а выход

узла входных сигналов подключен к первому входу узла сравнени  команд, первому входу узла выходных сигналов и первому входу регистра команд, выход которого соединен со входом дешифратора команд, выход которого соединен с первым входом узла управлени , первый выход которого подключен к третьему входу узла выходных сигналов, четвертый вход которого соединен с выходом регистра байта состо ни , вход которого соединен со вторым выходом узла управлени , второй вход которого подключен к выходу узла сравнени  адресов, второй вход которого соединен с третьим выходом узла управлени , четвертые выходы узла управлени  в каждом из блоков св зи с каналом соединены между собой, п тые выходы узла управлени  из каждого блока св зи с каналом подключены cooTBetcTBeHHo ко вторым входам буферного регистра, шестой выход узла управлени   вл етс  вторым выходом адаптера , седьмой выход узла управлени  соединен со вторым входом регистра команд, третий вход узла управлени   вл етс  вторым входом адаптера, третий вход узла сравнени  адресов подключен к выходу регистра адреса, введены блок сравнени  команд и блок задани  режима, выходы которого подключены соответственно к четвертым входам узла сравнени  в каждом из блоков св зи с каналом, п тые входы узлов управлени  в каждом из блоков св зи с каналом соединены с выходом блока сравнени  команд, входы которого соединены соответственно с выходами регистров команд в каждом из блоков св зи с каналом .

На чертеже приведена функциональна  схема предлагаемого устройства.

Адаптер канал-канал состоит из двух блоков 1 и 2 св зи с каналом, каждый из которых содержит блок 3 входных сигналов, регистр 4 команд, дешифратор 5 команд, регистр 6 адреса, блок 7 сравнени  адресов, блок 8 управлени , блок 9 выходных сигналов , регистр 10 байта состо ни . Блоки св зи с каналом соединены между собой несколькими управл ющими лини ми и через общие буферный регистр 11, блок 12 сравнени  команд и блок 13 задани  режима. Адаптер св зан с сопр гаемыми каналами с помош.ью информационных линий 14 и 15 каналов, управл ющих линий 16 и 17 каналов , информационных линий 18 и 19 абонентов , управл ющих линий 20 и 21 абонентов .

Адаптер работает следующим образом.

Канал (например, первый) выбирает адаптер в соответствии с принципами организации ввода-вывода. При этом адрес от канала по информационным лини м 14 канала через блок 3 входных сигналов поступает в блок 7 сравнени  адресов дл  срав нени  с адресом адаптера, хранимым в регистре 6 адреса. Результат сравнени  адресов выдаетс  в блок 8 управлени . Если адреса совпадают, из блока 7 сравнени  адресов выдаетс  ответный адрес адаптера на информационные линии 18 абонента и далее в канал.

Регистр 4 команд и дешифратор 5 команд служат соответственно дл  хранени  и декодировани  команды, полученной из канала. После расшифровки команды пер вого канала, требующей соответствующей команды второго канала, адаптер помещает команду в буферный регистр И и выдает во второй канал байт состо ни  с указателем «Внимание, а ответ на который второй

канал посылает в адаптер команду уточнени  состо ни . По этой oмaндe адаптер передает второму каналу содержимое буферного регистра 11, т.е. команду, присланную первым каналом. Программа второго канала определ ет, кака  ответна  команда должна быть послана в адаптер, и затем посылает эту команду. После того, как обе команды прин ты адаптером, продолжаетс  их совместное выполнение до завершени . В отличие от известного в предлагаемом уст , ройстве существует возможность устанавливать соответствие между командами каналов аппаратно с помощью блока 12 сравнени  команд, что позвол ет в некоторых случа х выполн ть команды без программного анализа (например, независимый выход

0 двух каналов на св зь согласованными командами ). Формат команды обмена содержит два пол : поле основной команды и поле модификаторов. Информаци  в поле основной команды определ ет направление передачи данных (запись, считывание и т.д.) и расшифровываетс  как каналом, так и внешним устройством. Информаци  в поле модификаторов расшифровываетс  только внешним устройством и используетс  дл  модификации основной команды. В предлаfl гаемом устройстве эта информаци  используетс  дл  установлени  соответстви  между командами каналов. Сигнал соответстви  вырабатываетс  на выходе блока 12 сравнени  команд при совпадении информации в пол х модификаторов команд каналов и поступает

в блоки 8 управлени  обоих блоков св зи с каналом. Если команды соответствуют друг другу (команде записи соответствует команда считывани  с теми же модификаторами ), адаптер выполн ет их до завершеQ ни . При этом байт информации, полученный из канала, производ щего запись, помещаетс  в буферный регистр 11, а затем передаетс  в канал, производ щий считывание. В том случае, если от канала поступает несогласованна  команда, ему посылаетс 

5 байт состо ни  с указателем зан тости, адаптер остаетс  в ожидании согласованной команды .

Claims (2)

1. Блок 8 управлени  вырабатывает внутренние управл ющие сигналы и сигналы на лини х 20(21) управлени  абонента в соответствии с кодом команды, сигналами, поступающими из каналов по лини м 16(17) управлени  каналов,и сигналами, поступающими из блока 13 задани  режима. В монопольном режиме выборка адаптера и передача всего массива информации производитс  за один сеанс св зи. В мультиплексном режиме после получени  из мультиплексного канала (например, первый канал) команды , требующей согласовани , и при условии , что от второго канала не поступает согласованна  команда, адаптер помещает команду первого канала в буферный регистр 11 и отключаетс  от первого канала. С этого момента первый канал может обмениватьс  с другими внещними устройствами. После получени  согласованной команды из второго канала адаптер выдает в первый канал сигнал требовани  на обслуживание и после установлени  св зи с первым каналом передает весь массив информации на один сеанс св зи. Формирование разр дов регистра 10 байта состо ни  производитс  по сигналам блока 8 управлени . Узел 9 выходных сигналов служит дл  выдачи на информационные линии 18(19) абонента адреса адаптера, байта состо ни  и данных. Предлагаемое устройство позвол ет повысить общую производительность многомащинной вычислительной системы- в результате выполнени  встречных согласованных команд каналов без прерывани  работы ЦВМ и возможности организации мультиплексного режима межмащинного обмена. Обмен в мультиплексном режиме особенно Эффективен дл  систем, в которых ЦВМ обмениваютс  небольшими кадрами информации , так как в этом случае врем  межмашинного обмена соизмеримо с временем ожидани  согласованной команды, и дл  управл ющих систем, в которых недопустима задержка обмена с абонентами мультиплексного канала. Формула изобретени  Адаптер канал-канал, содержащий буферный регистр, два блока св зи с каналом, каждый из которых содержит узел входных сигналов , регистр адреса, регистр команд, узел сравнени  адресов, дещифратор команд, узел управлени , регистр байта состо ни . узел выходных сигналов, выход которого  вл етс  первым выходом адаптера, первый вход узла выходных сигналов каждого блока св зи с каналом объединен соответственно с первыми входами буферного регистра, выход которого подключен ко второму входу узла выходных сигналов в каждом из блоков св зи с каналом, вход узла входных сигналов  вл етс  первым входом устройства , а выход узла входных сигналов подключен к первому входу узла ср-авнени  команд, первому входу узла выходных сигналов и первому входу регистра команд, выход которого соединен со входом дещифратора команд , выход которого соединен с первым входом узла управлени , первый выход которого подк тючен к третьему входу узла выходных сигналов, четвертый вход которого соединен с выходом регистра байта состо ни , вход которого соединен со вторым выходом узла управлени , второй вход которого подключен к выходу узла сравнени  адресов, второй вход которого соединен с третьим выходом узла управлени , четвертые выходы узла управлени  в каждом из блоков св зи с каналом соединены между собой, п тые выходы узла управлени  из каждого блока св зи с каналом подключены соответственно ко вторым входам буферного регистра, щестой выход узла управлени   вл етс  вторым выходом адаптера, седьмой выход узла управлени  соединен со вторым входом регистра команд, третий вход узла управлени   вл етс  вторым входом адапетра , третий вход узла сравнени  адресов подключен к вы.ходу регистра адреса, отличи ющийс  тем, что с целью повыщени  быстродействи , в него введены блок сравнени  команд и блок задани  режима, выходы которого подключены соответственно к четвертым входам узла управлени  в каждом из блоков св зи с каналом, п тые входы узла управлени  в каждом из блоков св зи с каналом соединены с выходом блока сравнени  команд, входы которого соединены соответственно с выходами регистров команд в каждом из блоков св зи с каналом. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 525078, кл. G 06 F 3/04, 1975.
2. 2.Антонов В. С. и Соловьев С. П. Электонна  вычислительна  машина ЕС-1050. ., «Статистика, 1976, (прототип).

   OJ

   ;

   bO

   l

   i

   4

   j

   -

   Q

   C7

   PTT

   I