SU1026138A1 - Устройство дл сопр жени цифровой вычислительной машины с накопителем на магнитной ленте - Google Patents
Устройство дл сопр жени цифровой вычислительной машины с накопителем на магнитной ленте Download PDFInfo
- Publication number
- SU1026138A1 SU1026138A1 SU823410910A SU3410910A SU1026138A1 SU 1026138 A1 SU1026138 A1 SU 1026138A1 SU 823410910 A SU823410910 A SU 823410910A SU 3410910 A SU3410910 A SU 3410910A SU 1026138 A1 SU1026138 A1 SU 1026138A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- unit
- inverse
- Prior art date
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ с НАКОПИТЕЛЕМ НА МАГНИТНОЙ ЛЕНТЕ, содержащее блок приемопередающих усилителей , выход которого соединен с информационным входом регистра данных, с входом блока дешифрации и с первым входом блока прерывани , выход которого соединен с информационным входом блока выходных усилителей, блок формировани разр да нечетности,вход которого соединен с выходом регистра данных, триггер чтени и триггер записи , пр квле выходы которых соединены соответственно с вторым и третьим входами блока прерывани , причем первый - четвертый выходы блока дешифрации соединены соответственно с первым входом блока приемопередакхцих усилителей, с управл ющим входом регистра данных, с управл ющим входом блока выходных усилителей и с Четвертым входом блока прерывани , первый, второй, третий входы - выходы устройства соединены соответственно с входами-выходами блока приемопередающих усилителей, блока дешифрации и блока прерывани , первый вход устройства вл етс вторым входом блока приемопередающих усилителей , первый выход устройства вл етс выходом блока выходных усилителей , D-вход триггера чтени и S-вход триггера записи соединены с,вторым входом устройства, отличающеес тем, что, с целью повышени надежности оно содержит группу элементов ИЛИ, восемь элементов И, три элемента ИЛИ, четыре триггера, одновибратор , элемент задержки, причем выход регистра данных и выход первого элемента И соединены через группу элементов ИЛИ с вторым выходом устройства , выход блока формировани «о разр да нечетности соединен с вхо (Л дом второго элемента И, инверсный вход которого и выход соединейы соответственно с выходом первого элементе fl и с третьим выходом устройства, второй выход блока дешифрами соединен с входом первого элемента ИЛИ, выход которого соединен с С-входом первого триггера, третий э Ю з: вход устройства соединен с С-входами второго триггера и триггера записи, с первым входом .третьего элемента И, с инверсным уходом первого элемента ИЛИ и через одновибратор - с инверсным входом тьего Элемента И и с D-входом пер30 вого триггера, инверсный выход триггера записи соединен с вторым входом третьего элемента И, выход которого соединен с четвертым выходом устройства и с первым входс четвер того элемента И, второй вход которого и выход соединены соответствен но с пр калк выходом второго триггера и с первым входом второго элемента ИЛИ, второй вход которого соединен с пр кким выходом первого триггера, инверсный выход первого триггера соединен с первыми входа
Description
ми первого и п того элементов И, третий вход второго элемента ИЛИ и инверсный вход первого элемента И соединены с выходом регистра данных, второй выход блока дешиф .рации соединен с С-входом третьего триггера и с R-входом триггера записи, выход второго элемента ИЛИ соединен с R-входом третьего триггера , выход которого соединен с вторым входом п того элемента И, выход п того элемента И соединен с D-входами второго триггера и триггера записи, инверсный выход второго триггера соединен с вторым входом первого элемента И, первый вход устройства через шестой
элемент И соединен с инверсным входом седьмого элемента Лис первым входом восьмого элемента И, четвертый вход устройства соединен с инверсным R-входом четвертого триггера и через.элемент задержки - с входом седьмого элемента И и с вторым входом восьмого элемента И, первый выход блока дешифрации соединен с S-входом четвертого триггера и с R-входом триггера чтени , выход седьмого элемента И соединен с С-входом триггера чтени , выход восьмого элемента И и выход четвертого триггера череа третий эле-г мент ИЛИ соединены с п тым выходом устройства.
Изобретение относитс к вычислительной технике и может быть использовано при создании систем на базе мини-()ЭВМ с внешней пам тью на магнитной ленте. Известно устройство дл сопр жени ЦВМ с НМЛ, содержащее регистр команд, регистр состо ни , счетчик байт, регистр текущего адреса, регистр буфера данных, сопр жени с магистралью Обща шина Недостатком известного устройства вл етс большой объем оборудо вани . Известно устройство дл сопр жени ЦВМ с НМЛ, предназначенное дл работы в реальном времени и содержащее буфер, принимающий данные от процессора, второй буфер, принимающий данные от первого буфера и пере даквдий их в НМЛ 2. Недостатком известного устройства вл етс то, что допустима задер ка передачи данных при асинхронном обмене между процессором и НМЛ огра ничена и не может быть более интервала времени, соответствующего трем запросам НМЛ. Наиболее.близким к предлагаемому по технической сущности и достигаемому эффекту вл етс устройство дл сопр; жени ЦВМ с НМЛ, содержащее сх мы передачи данных в магистраль и приема данных из магистрали, регист буфер данных, регистр команд и сост ний , схемы дешифрации адреса , формировани управл ющих сигналов, схекш прерываний t 3. Однако устройство при плотно загруженной ЦВМ, работаквдей ц режиме реального рррмёни либо имеющей широкую сеть периферийных устройств, работающих одновременно, не обеспечивает защиту процесса записи данных в НМЛ от возможности передержек. Передержки записи могут, возникать при асинхронном обмене под управлеп нием программы из-за временных задержек вызова подпрограмм обмена во врем записи информации в НМЛ. При конфликты при запросах от нескольких устройств разрешаютс в i пользу тех, которые имеют более высокий приоритет на обслуживание. Это ведет к потере информации при записи ее в НМЛ, что снижает надежность устройства. Цель изобретени - повкыение надежности , Поставленна цель достигаетс тем, что устройство дл сопр жени цифровой вычислительной машины с накопителем на магнитной ленте, содержащее блок приемопередающих усилителей , выход которого соединен с информационным входом регистра данных, с входом блока дешифрации и с первым входом блока прерывани , выход кот- торого соединен с информационным входом блока выходных усилителей, блок формировани разр да нечетности, вход которого соединен с выходом регистра данных, триггер чтени и триггер записи , пр мые выходы которых соединены соответственно с вторым и третьим входами блока прерывани , причем первый - четвертый выходы блока деш фра; ции соединены соответственно с первым входом блока приемопередающих усилителей , с управл ющим входом регистра данных, с управл ющим входом блока выходных усилителей и с четвертым входс 1 блока прерывани , первый.
второй, третий входы - выходы устройства соединены соответственно с входами-выходами блока приемопередающих усилителей, блока дешифрации, и блока прерывани , первый вход устройства вл етс вторым входом блока приемопередающих усилителей, первый .выход устройства вл етс выходом блока выходных усилителей, D-вход триггера чтени и S-вход триггера записи соединены с вторым входом устройства , введены группа элементов ИЛИ, .восемь элементов И, три элемента ИЛИ, четыре триггера, одновибратор и элемент задержки, причем выход регистра данных и выход первого элемента И соединены через группу элементов ИЛИ с вторым выходом устройства, выход блока формировани разр да нечетности соединен с входом второго элемента И, инверсный вход которого и выход соединены соответственно с выходом первого элемента И и с третьим выходом устройства, второй .выход блока дешифрации соединен с входом первого элемента ИЛИ, выход которого соединен с С-входом первого триггера,, третий вход устройства соединен с С-входами второго триггера и триггера записи, с первым входом третьего элемента И, с инверсным входом первого элемента ИЛИ и через одновибратор - с инверсным входом третьего элемента И и с D-BKOдом первого триггера, инверсный выход триггера записи соединен с вторым входом третьего элемента И, выход которого соединен с четвертвм выходом устройства и с первьвл входом четвертого элемента И, второй вход которого и выход соединены соответственно с пр мым выходом второго триггера и с первым входом второго элемента ИЛИ, второй вход которого соединен с пр кым выходом первого триггера, инверсный выход первого триггера соединен с первыми входами первого :и п того элементов И, третий вход второго элемента ИЛИ и инверсный вход первого элемента И соединены с выходом регистра данных, второй выход блока дешифрации соединен с С-входом третьего триггера и с R-входом триггера записи, выход второго элемента ИЛИ соединен с R-входом третьего триггера, выход которого соединен с вторым входом п того элемента И, выход п того элемента И соединен с D-входами второго триггера и триггера записи, инверсный выход второго триггера соединен с .вторым входом первого элемента И, первый вход устройства через шестой элемент И соединен с инверс1НЫМ входом седьмого элемента И и с nefiBbiM входом восьмого элемента И/ четвертый вход устрОйства соединен с инверсным R-входом четвертого триггера и через элемент задержки - с входом седьмого элемента И и с вторым входом восьмого элемента И, первый выход блока дешифрации соединен с S-входом четвертого триггера и с R-входом триггера чтени ,, выход седьмого элемента И соединен с С-входом триггера чтени , выход восьмого элемента И и выход четвертого триггера через третий элемент ИЛИ соединены с п тым выходом устройства.
На фиг. 1 представлена структурна схема устройства; на фиг. 2 - структурна схема блока дешифрации; на фиг. 3 т структурна схема блока
прерилвани . .
Устройство сопр жени содержит (фиг. 1}блок 1 приемопередающих уси- .
лителей, регистр 2 данных, блок 3 формировани разр да нечетности,
блок 4 дешифрации, блок 5 прерывани , блок:;б выходных усилителей, группу 7 элементов ИЛИ. Позицией 8 обозначены накопитель на магнитной ленте (НМЛ. Устройство также содержит вход 9 сброса, элементы И 10-17, элементы ИЛИ 18-20, триггеры 21-24, триггер 25 записи, триггер 26 чтени , одновибратор 27, элемент 28 задержки, выходы 29-32, вхсда 33 и вход-выход 34 влока дешифрации, входы 35-38,
вход-выход 39 и выход 40 блока прерываии , входы-выхода 41-44, выходы 45-4, входы 49-51.
Блок дешифрации содержит (фиг. 2); дешифратор 52 адреса, регистр 53, дешифратор 54 кода управлени , входы 55-63, выход 64.
Блок прерывани содержит (фиг. 3) входы 65-6U, выходы 69 и 70, триггеры 71-74, регистр 75, наборный узел 76, мультиплексор 77, элементы И 78-84, элементы ИЛИ 85 и 66, вход 87.
Устройство работает следующим . образом.
По сигналу Сброс (вход 9) устанавливаютс в единичное состо ние триггер 25 записи и в нулевое состо ние триггер 26 чтени .
Операци Запись, Перёд записью данных программно в блок 5 передаетс признак разрешени прерывани , i. (При обмене с опроссда разрешение прерывани в блок 5 не передаетс .
В регистр 2 данных из ЦВМ через блок 1 передаетс код операции Запись вместе с признаке команды и однс л из его разр дов.
По сигналу Вывод (выход 30.блока 4) код операции вместе с признаком команды заноситс в регистр 2 даниых , а триггер 25 записи устанавливаетс в нулевое состо ние. Активный сигнал признака команды (выход соответствующего разр да регистра 2 данных поддерживает триггер 22 (через элемент ИЛИ 19) в нулевом состо нии и запрещает коррекцию кода регистра 2 данных, на группе элементов ИЛИ 7 через элемент И10 Поэтому на группу входов 45 НМЛ 8 поступит исходный код операции с пр наком команда. Высокий уровень сигнала с инверс ного выхода триггера 25 записи разр шит элементу И 12 формирование сигн ла синхронизации записи, поступающего на вход 47 НМЛ 8. НМЛ 8 принимает код операции, по признаку кома ду: распознает его команду и начинае с операци Запись. При этом снимаетс активный уровен сигнала с выхода 51 готовности записи НМЛ 8, заднему фронту которого триггер 23 ( элемэнт ИЛИ 18) устанавливаетс в нулевое состо ние. При по влении на выходе 51 НМЛ 8 сигнала . готовности записи, устанавливаетс единичное состо ние триггер 25 запи си ( по динамическому входу синхронизации при наличии низкого уровн сигнала на инверснс D- входе, посту ющего с триггера 22, через элемент И 14) и запускаетс одновибратор 27 Установка триггера 25 записи в единичное состо ние активизирует работу блока 5, на управл$ас«цем выходе которого формируетс сигнал Требов ние прерывани . Йо требованию прерывани под уп )авлением 4 подпрограммы обмена ЦВМ производит вывод данных в регистр 2 данных. , Если вывод данных произошел внут ри интервала времени, отмер емого одновибратором 27, то по переднему фронту сигнала Вывод, поступающего с выхода 30 блока 4 через элемент ИЛИ 18 на динамический синхровход триггера 23 , триггер 23 установитхг в единичное состо ние. Единичное состо ние триггера 23 запрещает через элемент И 10) коррекцию кода данных на rovnrte эле- . ментов ИЛИ 7 и информаци с регистра 2 данных поступает на входы 45 НМЛ8 без изменений. Сигнал синхронизации записи форми руетс на выходе элемента И 12 по ис течении времени работы одновибратора 27 (при наличии готовности записи на выходе 51 НМЛ 8 низкого уровн сигНс1ла с выхода одновибратора 27 и нулевого состо ни триггера 25 записи По сигналу синхронизациизаписи на выходе 47 устройства. НМЛ 8 фиксирует данные, поступающие на его вход 45 и снимает сигнал готовности с выхода 51 готовности записи, по зад нему фронту моторого производитс установка триггера 23 в нулевое состо ние ( через элемент ИЛИ 18 при наличии низкого уровн сигнала на D-входе)- , Если врем вывода информации из ЦВМ по отнс аению к установке сигнала готовности не превышает длительности времени, отмер емого одновибратором, 27, то такие циклы записи повтор ютс N раз, где N - длина зоны записи . Одновибратор 27 при этом отмер ет интервал времени, в течение которого гарантируетс отсутствие передержек записи в НМЛ 8. По окончании записи зоны из ЦВМ производитс вывод кода команды Конец записи с признаком команды и запись прекращаетс . Если внутри интервала времени, отмер емого одновнбратором. 27, отсутствовал вывод данных из ЦВМ, то триггеры 21 тл 23 остс1ютс в нулевом состо нии и по сигналу с выхода элемента И 10 на группе элементов ИЛИ 7 и элементов И 11 будет осуществлена коррекци кода, поступающего на выход 45 устройства. По окончании I работы одновибратора 27 на выходе элемента И 12 (на выходе 47 устройства сформируетс сигнал синхронизации записи, по которому в НМЛ 8 записываетс фиктивный код с четным числом единдц ) фиктивный код записи может иметь следующую структуру: 1 - данные О - разр д нечетности. Запись информации в НМЛ обычно производитс 9-разр дными словами. (байта данных и разр да нечетности). При записи байта данных с единицами во всех разр дах значение разр да нечетности равно 1. При записи фиктивного кода значение разр да нечетности равно О. Если вывод данных из ЦВМ отсутствует длительное врем , то процесс, записи фиктивного кода повтор етс . Если вывод данных из ЦВМ происходит внутри одного из последующих интервалов , отмер емых одновибратором 27 то функционирование устройства про исходит , как было описано ранее. При выдаче данных из ЦВМ вне интервала , отмер емого одновибратором 27, по сигналу Вывод (с выхода 30 блока 4) данные занос тс в регистр 2 данных, триггер 25 записи устаиавливаетс в нулевое состо ние, триггер 23 остаетс в нулевом состо нии , а триггер 22 по заднему фронту сигнала Вывод ( поступающему на его динамический С-вход ) устанавливаетс в единичное состо ние. При этом, с выхода элемента И 14 на D-вход триггера 21 и (инверсный) D-вход триггера 25 поступает высокий уровень сигнала. При по влении на НМЛ 8 на входе 51 устройства готовности записи триггер 21 устанавли ваетс в .единичное состо ние, а триг гер записи 25 остаетс в нулевом состо нии. Сигналом с инверсного выхода триггера 21, поступающим на вход элемента И 10, запрещена коррекци кода на группе элементов ИЛИ 7 и элементов И 11. По окончании работы одновибратора 27 на выходе элемента И 12 формируетс сигнал син хронизации записи, по которому триггер 22 устанавливаетс в нулевое состо ние (через элементы И 13, ИЛИ 19 при условии единичного состо ни триггера 21|, в НМЛ 8 с выхода 45 устройства записываютс данные, а с входа 51.устройства снимаетс сигнал готовности записи. . Операци .чтение. В начале обмена , также как при операции Запись из ЦВМ в НМЛ 8 передаетс код команды Чтение , а в блок 5 передаетс признак разрешени прерывани . В процессе чтени данные с входа 49 устройства поступают на элемент И 15, на котором выдел ютс фиктивны коды. .Выделение фиктивных кодов происхо дит по совпадению единиц в байте дан на шине Ошибка. ных и наличию Сигнал готовности чтени -с входа 50 устройства задерживаетс на элементе 2S задержки на врем , необходимое дл .срабатывани элемента И 15. В случае нормальной записи байта данных сигнал готовности чтени уста навливаетс по динамическому входу триггер 26 чтени (через элемент 28задержки, элемент И 16), который активизирует работу блока 5, выраба тывающего сигналы требовани прерывани . В прерывани х производитс ввод данных НМЛ 8 в ЦВМ через блок 1. При этом сигналом Ввод (.с входа 29блока 4) блок 1 переключаетс в режим перед ачи, а триггер 24 уста навливаетс в- единичное состо ние. На выход 48 устройства с триггера 2 через элемент ИЛИ 20 поступает сигнал синхронизации, по которому НМЛ снимает с входа 50 устройства сигнал .готовности чтени , по низкому уровню которого триггер 24 вновь устанавливаетс в нулевое состо ние. I . - . В случае по влени при чтении фиктивного кода сигналом с выхода элемента запрещаетс установка триггера 26 чтени в единичное состо ние . Сигнал готовности чтени , поступающий через элемент 28 задержки , элементы И 17 и ИЛИ 20, поступают на выход 48 устройства на шину синхронизации чтени НМЛ 8,. обеспечива тем самым необходимый сигнальный обмен дл НМЛ при чтении фиктивной записи. В .ЦВМ, при этом, передача фиктивного кода не производитс так как триггер 26 чтени остаетс в нулевом состо нии. Контроль ошибок записи на НМЛ как и в известных устройствах может осуществл тьс при помощи поперечного и продольного контрол . Рассмотрим работу блоков 4 и 5. Блок 4 дешифрации предназначен дл выбора устройства в соответствии с присвоенным ему адресом и выработки управл ющих сигналов при выводе (вводе ) информации из ЦВМ. Блок 5 прерываний предназначен дл приема из ЦВМ сигналов разрешени прерывани и управлени приемом-передачей данных между ЦВМ и НМЛ в режиме прерывани . Выполнение блоков 4 и 5 определ етс 1ИПОМ и. структурой магистрали ЦВМ, поэтому их конкретна реализаци может быть различной. На фиг. 2 и 3 изображены структурные схемы блока 4дешифрации, и блока 5 прерываний устройства дл варианта сопр жени НМЛ с ЦВМ Электроника 60. Код. адреса поступает с выхода блока 1 на входы 58 и 59 дешифратора 52 адреса. При совпадении кода адреса в разр дах ДАОЗ-15 с кодом адреса, присвоенным устройству, дешифратор 52 адреса вырабатывает сигнал УВ (Устройство выбрано Л Этот сигнал, а также разр ды ДАОО-03 с выхода блока 1 поступают на информационные входы 55-57 регистра 53. По сигналу с входа 63 из группы входов 34 происходите запись в регистр 33 поступающей на его входы информации. Выходы регистра 53 соединены.с информационными входами дешифратора 54 кода управлени , на управл ющие входы которого поступают сигналы из группы входов 34 шины ВВОД К(Ввод данных в ЦВМ), ВЫВОД К (Вывод данных из , ППР к ( Предоставление прерывани /. В соответствии с поступившим ко|дом информации с регистра 53 и управл ющими сигналами дешифратор 54 кода управлени вырабатывает один из сигналов на выходах 29-32, по которьм производитс соответственно ввод информации из НМЛ в ЦВМ, вывод информации из ЦВМ в НМЛ, запись в регистр состо ни 75, чтение регистра состо ни 75 или адреса вектора прерывани . Кроме того, дешифратор 54 вырабатывает на выходе 64 синхроимпульс передачи приема данных в ЦВМ. На информационные входы регистра 75 состо ни поступают данные с выхода блока 1 (ДА05 и ДА06). По сигналу, поступающему с выхода 32 блока 4 на вход 37 блока 5, происходит запись информации в регистр 75 состо ни . Эта информаци вл етс раэ решением прерывани дл чтени (РС05) или дл записи (РСОб. В режиме обмена по прерывани м при операции Чтение по переднему фронту сигнала готовности, поступающему с выхода триггера 26 чтени , устанавливаетс в единичное состо ние триггер 71. При условии разрешени прерывани дл чтени на выходе элемента ИЛИ 85 (через элементы И 78 и 80 формируетс сигнал требовани на вы}с6де 70, поступающий в группу 39 входов-выходов устройства В ответ на сигнал на выходе 7о ЦВМ, предоставл прерывание, выдает сигнал Ввод Кт и сигнсш предоставлени прерывани (ППРК) на вход 28. По сиг налу с входа 87 устанавливаетс в единичное состо ние триггер 73. По сигналу на входе 66 на элементах И 83, 84 и И 86 формируетс синзфоимпульс передачи адреса вектора прерывани , который поступает на входвыход 39 и на управл кж ий вход мульт плексора 77. При эт через мультиплексор 77 на вход блока 6 поступает адрес вектора прессовани дл чтени разр ды АВОЗ-07 которого набираютс на наборном узле 76, а разр д АВ 02,, который равен О при операции Чтение и 1 при операции Запись, поступает/с элемента И 83. При отсутствии прерывани на вход блока 6 поступает информаци из регистра 75 состо ни . Работа блока 5 при операции Запись происходит аналогично операции Чтение. Таким образом предлагаемое устройство позвол ет обеспечить асинхронный обмен данными между ЦВМ и НМЛ в режиме записи информации на магнитную ленту с задержками вывода данных из ЦВМ, измен ющимис в широких пределах , и правильное воспроизведение информации при чтении. Это позвол ёт повысить надежность. Кроме того расшир етс область применени устройства, способного работать в цифровых системах реального времени, в системах, имеющих большой набор одновременно рабо.1.ающих периферийных устройств. По сравнению с использующимс ВК СМ 4, предлагаемое устройство более на дежно и может иметь более широкре Йрименение.
фие. 1
Claims (4)
- УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ с НАКОПИТЕЛЕМ НА МАГНИТНОЙ ЛЕНТЕ, содержащее блок приемопередающих усилителей , выход которого соединен с информационным входом регистра данных, с входом блока дешифрации и с первым входом блока прерывания, выход которого соединен с информационным входом блока выходных усилителей, блок формирования разряда нечетности,вход которого соединен с выходом регистра данных, триггер чтения и триггер записи, прямые выходы которых соединены соответственно с вторым и третьим входами блока прерывания, причем первый - четвертый выходы блока дешифрации соединены соответственно с первым входом блока приемопередающих усилителей, с управляющим входом регистра данных, с управляющим входом блока выходных усилителей и с Четвертым входом блока прерывания, первый, второй, третий входы - выходы устройства соединены соответственно с входами-выходами блока прйемопередающих усилителей, блока дешифрации и блока прерывания, первый вход устройства является вторым входом блока приемопередающих усилителей, первый выход устройства явля- х ется выходом блока выходных усилителей, D-вход триггера чтения и S-вход ‘триггера записи соединены с.вторым входом устройства, отличающееся тем, что, с целью повышения надежности оно содержит группу элементов ИЛИ, восемь элементов И, три элемента ИЛИ, четыре триггера, одновибратор, элемент задержки, причем выход регистра данных и выход первого элемента И соединены через группу элементов ИЛИ с вторым выходом уст- β ройства, выход блока формирования <g разряда нечетности соединен с входом второго элемента И, инверсный вход которого и выход соединены соответственно с выходом первого элемент* Нис третьим выходом устройства, второй выход блока дешифрами соединен с входом первого элемента ИЛИ, выход которого соединен с С-входом первого триггера, третий вход устройства соединен с С-входами второго триггера и триггера записи, с первым входом .третьего элемента И, с инверсным входом первого элемента ИЛИ и через одновибратор - с инверсным входом третьего элемента И и с D-входом первого триггера, инверсный выход триггера записи соединен с вторым входом третьего элемента И, выход которого соединен с четвертым выходом устройства и с первым входом четвер*того'элемента И, второй вход которого и выход соединены соответственно с прям» выходом второго триггера и с первым входом второго элемента ИЛИ, второй вход которого соединен с прямом выходом первого триггера, инверсный выход первого триггера соединен с первыми входаSU,. 1026138 ми первого и пятого элементов И, третий вход второго элемента ИЛИ и инверсный вход первого элемента И соединены с выходом регистра данных, второй выход блока дешифрации соединен с С-входом третьего триггера и с R-входом триггера записи, выход второго элемента ИЛИ соединен с R-входом третьего триггера, выход которого соединен с вторым входом пятого элемента И, выход пятого элемента И соединен с D-входами второго триггера и триггера записи, инверсный выход второго триггера соединен с вторым входом первого элемента И, первый вход устройства через шестой элемент И соединен с инверсным входом седьмого элемента Лис первым входом восьмого элемента И, четвертый вход устройства соединен с инверсным R-входом четвертого триггера и через.элемент задержки - с входом седьмого элемента Инс вторым входом восьмого элемента И, первый выход блока дешифрации соединен с S-входом четвертого триггера й с R-входом триггера чтения, выход седьмого элемента И соединен с С-входом триггера чтения, выход восьмого элемента И и выход четвертого триггера черев третий элет мент ИЛИ соединены с пятым выходом устройства.рокую сеть периферийных устройств, работающих одновременно, не обеспечивает защиту процесса записи данных в НМЛ от возможности передержек.
- 5 Передержки записи могут возникать при асинхронном обмене под управлеп нием программы из-за временных задержек вызова подпрограмм обмена во время записи информации в НМЛ. При
- 10 этом конфликты при запросах'от нескольких устройств разрешаются в . 1 пользу тех, которые имеют более высокий приоритет на обслуживание. Это ведет к потере информации при
- 15 записи ее в НМЛ, что снижает надежность устройства.Цель изобретения - повышение надежности ,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823410910A SU1026138A1 (ru) | 1982-01-06 | 1982-01-06 | Устройство дл сопр жени цифровой вычислительной машины с накопителем на магнитной ленте |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823410910A SU1026138A1 (ru) | 1982-01-06 | 1982-01-06 | Устройство дл сопр жени цифровой вычислительной машины с накопителем на магнитной ленте |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1026138A1 true SU1026138A1 (ru) | 1983-06-30 |
Family
ID=21002378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823410910A SU1026138A1 (ru) | 1982-01-06 | 1982-01-06 | Устройство дл сопр жени цифровой вычислительной машины с накопителем на магнитной ленте |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1026138A1 (ru) |
-
1982
- 1982-01-06 SU SU823410910A patent/SU1026138A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Электроника 100-25. Техническое описание И9М2 791.003 ТО, 1979. 2.Патент US № 4238834, кл. G 06 F Б/06, 5/04, 13/00, 1980. 3.Устройство внешней пам ти на базе кассетного накопител на магнитной ленте РК-1 УВПК СМ 5208. Техническое описание 3.049.013 ТО, 1980 . (прототип) . -J . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3771136A (en) | Control unit | |
JPH0877066A (ja) | フラッシュメモリコントローラ | |
US5127088A (en) | Disk control apparatus | |
US4914575A (en) | System for transferring data between an interleaved main memory and an I/O device at high speed | |
US4480277A (en) | Information processing system | |
SU1026138A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с накопителем на магнитной ленте | |
SU1182534A1 (ru) | Устройство для сопряжения процессора с внешними абонентами | |
SU1205150A1 (ru) | Имитатор внешнего устройства | |
SU1399751A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
JPH0581165A (ja) | データ転送回路 | |
SU1559351A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
SU1425694A1 (ru) | Адаптер канал-канал | |
SU1594553A1 (ru) | Устройство дл сопр жени ЭВМ с внешним абонентом | |
SU1083176A1 (ru) | Устройство дл сопр жени | |
SU1591030A2 (ru) | Устройство для сопряжения двух электронно-вычислительных машин | |
RU2033636C1 (ru) | Устройство для сопряжения источника информации с процессором | |
SU1633414A1 (ru) | Устройство дл сопр жени и отладки программ | |
JPH01224851A (ja) | データ処理装置 | |
JP2533958B2 (ja) | デ―タ先行セット装置 | |
SU1689960A2 (ru) | Устройство дл сопр жени источника информации с процессором | |
SU966687A1 (ru) | Устройство дл сопр жени | |
SU1444800A1 (ru) | Устройство дл сопр жени процессоров через общую пам ть в многопроцессорной системе | |
SU1571594A1 (ru) | Устройство дл обмена информацией в мультипроцессорной вычислительной системе | |
SU734661A1 (ru) | Адаптер канал-канал | |
SU1118997A1 (ru) | Устройство дл обмена информацией |