SU1399751A1

SU1399751A1 - Устройство дл сопр жени двух ЭВМ

Info

Publication number: SU1399751A1
Application number: SU864107493A
Authority: SU
Inventors: Владимир Михайлович Смирнов; Сергей Николаевич Колтышев; Виталий Макарович Вострецов
Original assignee: Предприятие П/Я В-2969
Priority date: 1986-08-12
Filing date: 1986-08-12
Publication date: 1988-05-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при объединении в вычислительfXH-i ную систему электронных вычислительных машин дл повьшени быстродействи вычислительной системы. Целью изобретени вл етс увеличение быстродействи за счет параллельной работы каналов пр мого доступа к пам ти и программного прерывани . Устройство содержит регистр 5 адреса, регистр 4 длины массива,-регистр 7 команд и состо ний, регистр 8 данных, мультиплексор 9, блок 10 управлени передачей , блок 1 управлени , регистр 2 и 3, регистр 6 масок. Устройство в отличие от прототипа может ра ботать параллельно в режимах пр мого доступа к пам ти и программного прерьшани . 1 s.n. ф-лы, 2 ил. (Л СО :о ;о :п

Description

Изобретение относитс к вычислительной технике и может быть использовано при объединении в вычислитель™ ную систему двух разнотипных ЭВМ, j

Цель изобретени - увеличение быстродействи за счет параллельной работы каналов пр мого доступа к пам ти и программного прерывани .

На фиг,1 .приведена блок-схема уст-10 ройства ,цл сопр жени двух ЭВМ; на фиг. .2 - схема блока управлени передачей .

Устройство содержит блок 1 управлени , регистры 2 и 3, регистр 4 дли-15 ны массива, регистр 5 адреса, регистр 6 масок, регистр 7 команд и состо ний , регистр 8 данных, мультиплексор 9 и блок 10, управлени передачей.

Блок IX) содержит дешифратор 11 ад-20 реса, три элемента ИЛИ 12 - 14, узел 15 формировани вектора прерывани , шесть триггеров 16-21 и двенадцать элементов 22 - 33 И.

Устройство работает следующим об- 25 разом.

В исходном состо нии устройство находитс в режиме ожидани , что соответствует нулевому состо нию всех ре- гистров и триггеров.30

Устройство работает под управлением программы со стороны ЭВМ-1. Все регистры доступны дл ЭБМ-1 как дл чтени , так и дл записи, выборка конкретного регистра и операци Запись или Чтение осуществл ютс дешифратором 11.

Устройство работает в режиме программного прерывани , пр мого доступа в пам ть,, а также одновременно в дд этих двух ре;жимах.

Дл работы в режиме программного прерывани предварительно в регистр 6 масок записываетс разрешение прерывани дл сигналов, вызывающих эту 45 операцию Передача данных между ЭВМ-1 и ЭВМ-2 осуществл етс через регистры 2 и 3„ При передаче из ЭВМ- данные поступают в регистр 3. Одновременно с ними поступает сигнал Есть ,« сообщение от ЭВМ-2, который запоминаетс в регистре 7 и поступает в блок 10 управлени передачей При наличии разрешени в регистре 6 сигнал Есть сообщение от ЭВМ-2 устанавли- ,- вает триггер Запрос на прерывание , 16, в ответ на который ЭВМ-1 вьщает сигнал Разрешение прерывани . Этим сигналом устанавливаютс триггер

35

0

5

0

5

0

д

5 ,« ,-

5

Подтверждение выбора 17, в ответ на который снимаетс сигнал Разрешение прерывани и триггер Режим 19, установившеес значение которого свидетельствует о том, что устройство работает в режиме прерывани . В момент , когда обща шина ЭВМ-1 будет Освобождена другими внешними устройствами , подключенными к ЭВМ-1, т.е. когда снимутс сигналы Зан то (ЗАН1) и синхронизации (СХИ), устанавливаетс триггер 18, устройство сопр жени выдает в ЭВМ-1 свой сигнал Зан то (ЗАН) и в общую шину поступают сигнал Прерывание (ПРЕР) с выхода элемента И 28 и вектор прерывани (ВЕКТОР) с узла 15. После того, как данные из регистра 3 будут считаны , поступает сигнал синхронизации, который блокирует сигнал Прерывание, после чего сигнал синхрониза1Д1и снимаетс , сбрасывает триггеры 18 и 19 и освобождает шину.

После вьтолнени операции прерывани в ЭВМ-2 выдаетс сигнал Прин то сообщение в ЭВМ-1 (ПС-1), который вл етс сигналом прерьшани дл ЭВМ-2,

При передаче данных из ЭВМ-1 в ЭВМ-2 данные записываютс в регистр 2. При этом выдаетс сигнал Есть сообщение от ЭВМ-1 (EC-I), который вл етс сигналом прерывани дл ЭВМ-2. В ответ приходит сигнал Прин то сообщение в ЭВМ-2 (ПС-2), который запоминаетс в регистре 7 и запускает ра- . боту блока 10 в режиме прерывани аналогично сигналу Есть сообщение от ЭВМ-2.

В режиме пр мого доступа в пам ть осуществл етс передача массива данных . Предварительно в регистр 5 адреса записываетс начальньш адрес, в регистр 4 длины массива - величина передаваемого массива, в регистр 7 команд и состо ний - направление обмена (но). После подготовки регистров программно выдаетс команда Пуск записью в разр д регистра 7, котора поступает в блок 1 управлени . При направлении обмена от ЭВМ- и ЭВМ-2 (сигнал Направление обмена имеет высокий уровень) из блока 1 управлени выдаетс сигнал Требование пр мого доступа (ТИД), которым устанавливаетс триггер Запрос пр мого доступа (ЗПД) 20. В ответ на Запрос пр мого доступа приходит

сигнал Разрешение пр мого доступа (РПД), вследствие чего осуществл етс захват общей шины ЭВМ-1 аналогично прерывани за исключением тйго, что триггер Режим 19 не устанавливаетс и вместо сигналов Прерывание и Вектор выдаютс сигнал синхронизации задатчика (СХЗ) с триггера 21 и сигнал типа операции У1 низкого уровн (т.е. операци Чтение ) с элемента 33 И. Одновременно с установкой триггера 21 синхронизации задатчика с выхода элемента И 29 в блок 1 управлени выдаетс сигнал Подключение регистра адреса (Подкл РА), вследствие чего в общую шину ЭВМ-1 выдаетс начальный адрес данных , Б ответ на сигнал Синхронизаци задатчика ЭВМ-1 выставл ет на общую шину данные из указанного адреса и сигнал Синхронизаци исполнител . В момент прихода сигнала синхронизации на выходе элемента И 32 формируетс сигнал Запись в ре гистр данных (ЗРД), на выходе элемента И 30 - сигнал Модул ци регистра адреса (МОД..РА) и сбрасываетс триггер 21, после чего снимаетс сигнал синхронизации, которьй своим спадом сбрасывает триггер Зан то 18. Таким образом, на выходе регистра 8 формируютс данные дл передачи в ЭВМ-2. С приходом от ЭВМ-2 сигнала запроса блок 1 управлени выдает от- ватный сигнал, информирующий о том, что данные на выходе регистра 8 готовы и их можно считывать. После считывани одного слова данных снимаетс запрос с входа блока 1 и блок 1 управлени формирует очередной сигнал Требование пр мого доступа дл передачи следующего слова. На каждый цикл передачи блок 1 управлени формирует сигнал дл изменени текуще- го адреса в регистре 5 адреса и подсчета переданной информации в регистре 4 длины массива.

После передачи последнего слова данных блок 1 управлени формирует сигнал Конец обмена (КОН), которьй запоминаетс в регистре 7 и поступает в блок 10 дл осуществлени операции прерывани .

При передаче массива из ЭВМ-2 в ЭВМ- из регистра 7 поступает сигнал Направление обмена низкого уровн , В этом случае данные записываютс в регистр 8 данных под управлением сигнала , поступающего из ЭВМ-2 на вход блока 1, и после того, как регистр 8 полностью заполнитс , блок 1 управлени сформирует сигнал Требование пр мого доступа дл передачи данных из регистра 8 в ЭВМ-1. Блок 10 управлени передачей в отличие от предыдущего случа вьщает в общую шину ЭВМсигнал У1 высокого уровн (операци Запись), который вл етс также синалом подключени регистра 8 данных через мультиплексор 9 к ЭВМ-1,

Claims

Формула изобрет.ени

1, Устройство дл сопр жени двух ЭВМ, содержащее регистр команд и состо ний , регистр длины массива, per гистр адреса, регистр данных, мультиплексор , блок управлени , информационный вход регистра длины массива вл етс первым информационным входом устройства и соединен с информационным входом регистра адреса и первыми информационными входами регистра данных и регистра команд и состо ний, выход регистра адреса вл етс первым адресным выходом устройства и соединен с первым информационным входом мультиплексора, выходы регистра длины массива, регистра дaнныJi и первый выход регистра команд и состо ний соединены с второго по четвертьй информационными входами мультиплексора соответственно, выход которого вл етс первьм информационным выходом устройства, первый выход блока управлени соединен с входами выборки регистра данных, регистра адреса, регистра длины массива и регистра команд и состо ний, отличающеес тем,что,с целью увеличени быстродействи за счет параллельной работы ка- налов пр мого доступа к пам ти и программного прерывани , в него введены регистр масок, два регистра и блок управлени передачей., причем первьй информационный вход первого регистра и информационные входь вто- рого регистра и регистра масок соединены с информационным входом регистра адреса, первый выход регистра масок и выход гервога регистра соединены с п тым и шестым информационными входами мулычплексора соответственно , первый вых .ц второго регистра вл етс вторым иг.Ьормационным выходом устройства н соединен с седьмым

информационным входом мультиплексора , второй информационн. ,й вход первого регистра вл етс вторым информационным входом устройства, выход g регистра данных вл етс третьим информационным выходом устройства, вто- |эой информационный вход регистра данных вл етс третьим информационным : ходом устройства, первый зьжод бло- 10 |са управлени передачей соединен с ходами стробировани первого и вто- регистров, регистра длины масси- , регистра адреса, регистра масок;, регистра команд и состо ний, регист- 15 ра данных и входом управлени муль- |гиплексора, второй выход блока управ- ени передачей, соединен с входом записи регистра данных и входом бло- лировки блока управлени , второй вы- 20 :сод регистра команд и состо ний сое- -с входами режима записи блока |,правлени передачей и блока управ- |:ени , второй выход регистра масок Ьоединен с входом кода операции бло- 25 Ка управлени передачей, второй выход блока управлени соединен с входом требовани пр мого доступа блока управлени передачей, второй выход вто- фого регистра вл етс выходом требо- 30 мого элемента И, первым входом дев с первого по третий элементов И соединены с первого по третий входами первого элемента ИЛИ соответственно, выход которого соединен с входом ус- TaHOBj H первого триггера, пр мой выход которого соединен с линией запроса прерывани управл ющего входа-выхода блока и первым входом второго элемента РШИ, выход которого соединен с информационным входом второго триггера, вторые входы с первого по третий элементов И образуют вход кода операции блока, вход требовани пр мого доступа блока соединен с входом установки третьего триггера и первым входом шестого элемента И, выход которого соединен с входом установки четвертого триггера, выход которого соединен с линией синхронизации задатчика управл ющего входа-выхода блока, пр мой выход третьего триггера соединен с вторым входом второго элемента ИЛИ и линией запроса пр мого доступа управл ющего входа-выхода блока, первый инверсный вход седьмого элемента И соединен с входами сброса с четвертого по шестой триггеров, инверсным входом восьмого элемента И, первым входом дев с первого по третий элементов И соединены с первого по третий входами первого элемента ИЛИ соответственно, выход которого соединен с входом ус- TaHOBj H первого триггера, пр мой выход которого соединен с линией запроса прерывани управл ющего входа-выхода блока и первым входом второго элемента РШИ, выход которого соединен с информационным входом второго триггера, вторые входы с первого по третий элементов И образуют вход кода операции блока, вход требовани пр мого доступа блока соединен с входом установки третьего триггера и первым входом шестого элемента И, выход которого соединен с входом установки четвертого триггера, выход которого соединен с линией синхронизации задатчика управл ющего входа-выхода блока, пр мой выход третьего триггера соединен с вторым входом второго элемента ИЛИ и линией запроса пр мого доступа управл ющего входа-выхода блока, первый инверсный вход седьмого элемента И соединен с входами сброса с четвертого по шестой триггеров, инверсным входом вось

ани обмена устройства, второй информационный вход регистра команд и Досто ний вл етс входом требовани обмена устройства, третий выход реги- :тра команд и состо ний вл етс вы- ходом требовани прерывани устройства , третий выход блока управлени в- |1 етс выходом разрешени чтени -за- Ьиси устройства, вход запроса данных блока управлени вл етс входом зап- роса данных устройства, адресный Вход блока управлени передачей вл етс адресным входом устройства, управл ющие входы-выходы блока управлени передачей вл ютс управл ющи- ми входами-выходами устройства
2. Устройство ПОП.1, отличающеес тем, что блок управлени передачей содержит шесть триггеров , дешифратор адреса, три элемен- та ИЛИ, двенадцать элементов И и узел формировани вектора прерывани , адресный вход дешифратора адреса соединен с адресным входом блока, выход дешифратора адреса соединен с первым выходом блока, вход режима записи соединен с первыми входами с первого по четвертый элементов И и инверсным входом п того элемента И, вьпсоды

того элемента И и линией синхронизации исполнител управл ющего входа- выхода блока, выход седьмого элемента И соединен с входом установки п того триггера, выход которого соединен с входом сброса второго триггера , первым входом дес того элемента И, первым пр мым входом восьмого элемента И и первой линией зан тости управл ющего входа-выхода блока, втора лини зан тости управл ющего входа-выхода блока соединена с вторым инверсным входом седьмого элемента И, третий инверсный вход которого соединен со счетным входом второго триггера и выходом третьего элемента КПИ, первый вход которого соединен с первым входом одиннадцатого элемента И и линией разрешени прерывани управл ющего входа-выхода блока, выход одиннадцатого элемента И соединен с входом установки шестого триггера и входом сброса первого триггера, второй вход третьего элемента ИЛИ соединен с первьгм входом двенадцатого элемента И и линией разрешени пр мого доступа управл ющего входа- выхода блока, выход второго триггера соединен с пр мым входом седьмого

элемента И, вторьми входами одиннадцатого и двенадцатого элементов И и линией подтверждени выборки управл ющего входа-выхода блока, пр мой вьосод шестого триггера соединен с вторым пр мым входом восьмого элемента И, выход которого соединен.с входом разрешени выдачи вектора прерывани узла формировани вектора прерывани и линией прерырани управл ющего входа-выхода блока, инверсный выход шестого триггера соединен с вторым входом дес того элемента И, выход которого соединен с вторыми

дрес

11

г 14

входами шестого и дев того элементов И, пр мым входом п того элемента И и вторым выходом блока, выход дев того элемента И соединен с вторым входом четвертого элемента И и вторым выходом блока, выход четвертого и инверсный выход п того элементов И соединены с вторым выходом блока, выход узла формировани вектора прерывани соединен с линией вектора управл ющего входа-вьгхода блока-, пр мой выход п того элемента И соединен с линией типа операции управл ющего входа-выхода блока.

аи

рпд зт

.Ж

3/iH