SU1118997A1 - Устройство дл обмена информацией - Google Patents

Устройство дл обмена информацией Download PDF

Info

Publication number
SU1118997A1
SU1118997A1 SU833600093A SU3600093A SU1118997A1 SU 1118997 A1 SU1118997 A1 SU 1118997A1 SU 833600093 A SU833600093 A SU 833600093A SU 3600093 A SU3600093 A SU 3600093A SU 1118997 A1 SU1118997 A1 SU 1118997A1
Authority
SU
USSR - Soviet Union
Prior art keywords
information
input
channel
inputs
output
Prior art date
Application number
SU833600093A
Other languages
English (en)
Inventor
Сергей Иванович Уваров
Original Assignee
Ордена Ленина Институт Проблем Управления
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Проблем Управления filed Critical Ордена Ленина Институт Проблем Управления
Priority to SU833600093A priority Critical patent/SU1118997A1/ru
Application granted granted Critical
Publication of SU1118997A1 publication Critical patent/SU1118997A1/ru

Links

Landscapes

  • Exchange Systems With Centralized Control (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ, содержащее два управл ющих регистра и М каналов, первые информационные входы и выходы которых образуют соответственно группы информационных входов и выходов устройства, вторые информационные вход и выход i-ro канала (i 1, М-1) подключены соответственно к третьим информационным выходу и входу (i-f 1)-го канала, вторые информационные вход и выход- М-го канала соединены соответственно с третьими информационными выходом и входом первого канала, а каждый канал включает два мультиплексора и информационный регистр, первый информационный вход которого  вл етс  первым информационным входом канала , а выход подключен к первым информационным входам первого и второго мультиплексоров , выходы которых  вл ютс  соответственно вторым и третьим информационными выходами канала, отличающеес  тем, что, с целью сокращени  аппаратурных затрат, в каждый канал устройства введен третий мультиплексор, причем входы задани  режима обмена каналов подключены к соответствующим выходам первого управл ющего регистра, вход которого  вл етс  входом задани  режима обмена устройства , входы разрещени  записи каналов подключены к соответствующим выходам второго управл ющего регистра, вход которого  вл етс  входом разрещени  записи устройства, входы задани  направлени  обмена, синхронизации и разрещени  записи каналов соединены соответственно с входом задани  направлени  обмена устройства , входом синхронизации устройства и входом разрещени  записи устройства, а в каждом канале управл ющие входы первого и второго мультиплексоров соединены с первым управл ющим входом канала, а вторые информационные входы - соответственно с вторым и третьим информационными входами канала, первый и второй информационные входы третьего мультиплексора соединены соответственно, с третьим и вторым информационными входами канала, управл ющий вход - с третьим управл ющим входом канала, а выход- с вторым информационным входом инфороо мационного регистра, выход которого  в ) л етс  первым информационным выходом канала, а синхронизирующий вход и вый и второй, входы управлени  записьюvj соответственнр соединены с одноименными входами каналов.

Description

Изобретение относитс  к вычислительной технике и может быть использовано, например, в многопроцессорных и многомашинных вычислительных системах.
Известно устройство дл  обмена информацией , содержащее управл ющий регистр и обменник информацией, состо щий из  чеек, в каждой из которых имеетс  информационный регистр и мультиплексор. В таком устройстве информаци  .при обмене передаетс  через мультиплексоры  чеек, при этом информационные регистры оказываютс  вынесенными из контура пересылки информации, что дает возможность производить за один элементарный цикл работы устройства циклический сдвиг информации по произвольному подмножеству  чеек обменника без использовани  дополнительных  чеек пам ти 1.
Недостатком такого устройства  вл етс  отсутствие возможности параллельной записи информации в  чейки обменника и сложность организации размножени  информации из одной  чейки в другие, результатом чего  вл етс  низка  средн   скорость обмена информацией.
Наиболее близким к предлагаемому  вл етс  многоканальное устройство св зи дл  вычислительной системы, содержащее М каналов и генератор тактовых импульсов , выходом подключенный к синхронизирующим входам каналов, группы информационных и управл ющих входов и выходов i-ro канала образуют i-e группь информационных и управл ющих входов и выходов устройства, вторые информационные вход и выход i-ro канала ( i 1, М-1) подключены соответственно к третьим 1111(1)0)мационным выходу и входу (i-f-l)го канала, вторые информационные вход и вь1ход М-го канала соединены соответственно с третьими выходом и входом первого канала, причем каждый канал содержит .регистр адреса, три буферных регистра, блок управлени , схему сравнени , два передающих и два приемных регистра, четыре группы элементов И, блок формировани  направлени  и регистр констант 2.
Недостатком этого устройства  вл ютс  больщие аппаратурные затраты.
Цель изобретени  - снижение аппаратурных затрат.
Поставленна  цель достигаетс  тем, что в устройство, содержащее два управл ющих регистра и М каналов, первые информационные входы и выходы которых образуют соответственно группы информационных входов и выходов устройства, вторые информационные вход и выход i-ro канала (i ,М) подключены соответственно к третьим информационным выходу и входу (i-fl)-ro канала, вторые информационные вход и выход М-го канала соединены соответственно с третьими информационными
ВЫХОДОМ и входом первого канала, а каждый канал включает два мультиплексора и информационный регистр, первый информационный вход которого  вл етс  первым информационным входом канала, а выход подключен к первым информационным входам первого и второго мультиплексоров, выходы которых  вл ютс  соотв« тственно вторым и третьим информационными выходами канала, в каждый канал введен третий мультиплексор, причем входы задани  режима обмена каналов подключены к соответствующим выходам первого управл ющего регистра, вход которого  вл етс  входом задани  режима обмена устройства , входы разрещени  записи каналов подключены к соответствующим выходам второго управл ющего регистра, вход которого  вл етс  входом разрещени  записи устройства , входы задани  направлени  обмена , синхронизации и разрещени  записи ка0 налов соединены соответственно с входом задани  направлени  обмена устройства, .входом синхронизации устройства и входом разрещени  записи устройства, а в каждом канале управл ющие входы первого и второго мультиплексоров соединены с первым управл ющим входом канала, а вторые информационные входы - соответственно с вторым и третьим информационными входами канала, первый и второй информационные входы третьего мультиплексора
0 соединены соответственно с третьим и вторым информационными входами канала, управл ющий вход - с третьим управл ющим входом канала, а выход - с вторым информационным входом информационного регистра, выход которого  вл етс  пер- /
5 вым информационным выходом канала, а синхронизирующ.ий вход и первый и второй входы управлени  записью соответственно соединены с одноименными входами каналов .
0 На фиг. 1 представлена блок-схема устройства; на фиг. 2 - функциональна  схема канала; на фиг. 3 - структура многопроцессорной вычислительной системы, в которой используетс  устройство.
Устройство содержит (фиг. 1) управл ющие регистры 1 и 2, обменник 3 информацией , состо щий из М каналов. Каждый канал имеет первый управл ющий вход 4, третий 5 и первый 6 информационные входы, третий 7, четвертый 8, второй 9 и
0 п тый 10 управл ющие входы, второй информационный вход 11, первый 12, второй 13 и третий 14 информационные выходы и содержит (фиг. 2) информационный регистр 15, первый 16, третий 17 и второй 18 мультиплексоры.
5 Устройство (фиг. 3) в систему подключаетс  при помощи входа 19 задани  направлени  обмена, входа 20 синхронизации, входа 21 разрещени  записи, входа 22 заДани  режима обмена и входа 23 разрешени  записи. Входами 6 и выходами 12 устройство соедин етс  с процессорными элементами 24 многопроцессорного устройства 25, а входами 19 - 23 - к устройству 26 управлени  вычислительным процессом системы .
Устройство работает следующим образом, На вход 21 подаетс  потенциал, устанавливающий регистры 15 в режим записи информации по входам 6, и производитс  запись информации из процессорных элементов 24. Затем на входе 21 устанавливаетс  потенциал, перевод щий регистры 15 в режим работы по вторым информационным входам. На входе 20 устанавливаетс  потенциал , запрещающий запись информации в регистры 15.
Элементарный цикл работы устройства состоит в следующем. На вход 19 подаетс  потенциал, соответствующий выбранному направлению пересылки информации в обменнике 3. По-входам 22 и 23 производитс  запись информации в регистры 1 и 2. После записи управл ющей информации в регистры 1 и 2 и информационные регистры 15 на вход 20 подаетс  сигнал, обеспечивающий запись информации в регистры 15 по вторым информационным входам, при этом запись новой информации происходит в каналах, указанных регистром 2. Записываема  информаци  поступает из ближайщего по выбранному направлению пересылки канала, указанного регистром 1. Затем с задержкой, достаточной дл  перезаписи в каналах на входе 20, устанавливаетс  потенциал , запрещающий перезапись информации по вторым информационным входам регистров 15. Величина задержки определ етс  временем распространени  фронта сигнала с выхода регистра 15 первого канала до входа регистра 15 последнего канала при передаче информации через мультиплексоры 16 или с выхода регистра 15 последнего канала до входа регистра 15 первого канала, при передаче информации через мультиплексоры 18 и должна быть
больще этрго времени.
Если требуемый обмен информацией между каналами не удаетс  произвести за один элементарный цикл, на регистры 1 и 2 заноситс  нова  информаци  и производитс  следующий элементарный цикл обмена
информацией.
При использовании устройства в многопроцессорной вычислительной системе при необходимости осуществлени  обмена между процессорными элементами 24 устройство 26 инициирует запись информации в обменник 3 выдачей управл ющих сигналов по входам 19-23. Затем в соответствии с программой обмена устройство 26 организует несколько элементарных циклов обмена информацией между каналами,
управл   перезагрузкой регистров 1 и 2. После заверщени  программы обмена устройство 26 инициирует перепись информации из каналов в соответствующие процессорные элементы.
Таким образом, предлагаемое устройство при сокращенном объеме оборудовани  позвол ет осуществл ть размножение содержимого регистров 15 каналов по нескольким другим каналам в одном элементарном цикле работы устройства.
19 2021
23

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ, содержащее два управляющих регистра и М каналов, первые информационные входы и выходы которых образуют соответственно группы информационных входов и выходов устройства, вторые информационные вход и выход i-ro канала (i = 1, Μ—1) подключены соответственно к третьим информационным выходу и входу (i +1)-го канала, вторые информационные вход и выход- Λί-го канала соединены соответственно с третьими информационными выходом и входом первого канала, а каждый канал включает два мультиплексора и информационный регистр, первый информационный вход которого является первым информационным входом канала, а выход подключен к первым информационным входам первого и второго мультиплексоров, выходы которых являются соответственно вторым и третьим информационными выходами канала, отличающееся тем, что, с целью сокращения аппаратур- ных затрат, в каждый канал устройства введен третий мультиплексор, причем входы задания режима обмена каналов подключены к соответствующим выходам первого управляющего регистра, вход которого является входом задания режима обмена устройства, входы разрешения записи каналов подключены к соответствующим выходам второго управляющего регистра, вход которого является входом разрешения записи устройства, входы задания направления обмена, синхронизации и разрешения записи каналов соединены соответственно с входом задания направления обмена устройства, входом синхронизации устройства и входом разрешения записи устройства, а в каждом канале управляющие входы первого Q и второго мультиплексоров соединены с SB первым управляющим входом канала, а вторые информационные входы — соответственно с вторым и третьим информационными входами канала, первый и второй информационные входы третьего мультиплексора соединены соответственно, с третьим и вторым информационными входами канала, управляющий вход — с третьим управляющим входом канала, а выход— с вторым информационным входом информационного регистра, выход которого является первым информационным выходом канала, а синхронизирующий вход и первый и второй, входы управления записьюсоответственно соединены с одноименными входами каналов.
    SU ,„>1118997
SU833600093A 1983-06-03 1983-06-03 Устройство дл обмена информацией SU1118997A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833600093A SU1118997A1 (ru) 1983-06-03 1983-06-03 Устройство дл обмена информацией

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833600093A SU1118997A1 (ru) 1983-06-03 1983-06-03 Устройство дл обмена информацией

Publications (1)

Publication Number Publication Date
SU1118997A1 true SU1118997A1 (ru) 1984-10-15

Family

ID=21066561

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833600093A SU1118997A1 (ru) 1983-06-03 1983-06-03 Устройство дл обмена информацией

Country Status (1)

Country Link
SU (1) SU1118997A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US № 3514760, кл. G 06 F 3/04, 1970. 2. Двторское свидетельство СССР № 943895, кл. G 06 F 3/04, 1980 (прототип). *

Similar Documents

Publication Publication Date Title
SU1561834A3 (ru) Устройство адресации к пам ти
EP0147500A2 (en) Semiconductor memory device
CA1212743A (en) Digital transmission systems
EP0908827B1 (en) Memory interface device and memory address generation device
GB2078407A (en) Procedure and apparatus for inter processor data transfer in a multi processor system
US3571801A (en) Data transfer system
SU1118997A1 (ru) Устройство дл обмена информацией
US4539636A (en) Apparatus for inter-processor data transfer in a multi-processor system
JPS6386630A (ja) 並列伝送路におけるフレ−ム同期方式
JPS6346864B2 (ru)
US4583167A (en) Procedure and apparatus for conveying external and output data to a processor system
SU1205150A1 (ru) Имитатор внешнего устройства
SU1416988A1 (ru) Устройство дл сопр жени источника и приемника информации
RU2050018C1 (ru) Устройство приема и передачи двоичных сигналов
SU1481787A1 (ru) Устройство дл обмена информацией
SU1238091A1 (ru) Устройство дл вывода информации
SU1702381A1 (ru) Устройство дл межмашинного обмена информацией
JP3013767B2 (ja) フレームタイミング位相調整回路
SU1462407A1 (ru) Устройство дл формировани адреса видеопам ти растрового графического диспле
SU1278873A1 (ru) Устройство дл сопр жени каналов св зи с ЭВМ
SU1305710A1 (ru) Устройство дл решени дифференциальных уравнений
SU1026138A1 (ru) Устройство дл сопр жени цифровой вычислительной машины с накопителем на магнитной ленте
SU802957A1 (ru) Устройство св зи дл вычислительнойСиСТЕМы
SU1462336A1 (ru) Устройство дл сопр жени ЭВМ с общей магистралью
JPH01176197A (ja) 時分割多元交換方式